用vhdl硬件描述语言设计.pptVIP

* * VHDL介绍 硬件描述语言HDL(Hardware Description Languag ): 类似于高级程序设计语言.是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统的逻辑功能。HDL是高层次自动化设计的起点和基础. 计算机对HDL的处理: 逻辑综合: 是指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。根据这个连接关系可以制作出集成电路或PCB。 逻辑仿真: 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测. 在仿真期间如发现设计中存在错误，就再要对HDL描述进行及时的修改。 MAX+PLUS (Quartus)能做什么 设计输入 模拟仿真 定时分析 原理图输入设计; 用VHDL硬件描述语言设计; 用波形输入设计; VHDL语言简介 一、为什么要用VHDL 二、VHDL程序基本结构 一、为什么要用VHDL（一） 1962年Iverson提出HDL(hardware description language VHDL:very high speed integrated circuit hardware description language VHDL的能力范围: system ,sub-system, chip level,register-trans-fer,gate level,circuit 一、为什么要用VHDL（二） VHDL的优点 1、描述功能强 在希望的层次上可以对设计进行精确而简练的描述,在不同的层次上都易于形成用于模拟和验证的设计描述； 2、语言标准、规范，易于共享和复用，便于修改 可以作硬件和软件的联合设计，消除了硬件和软件开发时间上的间隔； 　　　 3、移植性强 VHDL是标准语言，设计描述可以被不同的工具支持； 4、可以使产品上市快，成本低 VHDL与ASIC器件结合，大大提高数字系统集成化速度，降低产品设计前期风险。 二、VHDL程序基本结构 1实体说明 2结构体说明 3配置 4程序包 5库 1、实体说明 用于描述系统的外部接口信号. 实体说明的一般语法: ENTITY 实体名 IS [generic(类属说明);］ PORT(端口说明) END 实体名 类属为设计实体和其外部环境通信的静态信息提供通道,特别用来规定端口的大小,实体中子元件的数目,实体的定时特性等. GENERIC([CONSTANT]名字表:[IN]子类型标识[:=静态表达式],…); :类属说明 端口说明: 端口为设计实体和其外部环境通信的动态信息提供通道,每个端口必须有1个名字.1个通信模式和1个数据类型 PORT([SIGNAL]名字:[模式]字类型标识[BUS][:=静态表达式]…); 2、结构体说明 用于描述系统的行为、系统数据的流程或系统组织结构形式。 Architecture 结构体名 OF 实体名 IS -----定义语句 BEGIN ------并行处理语句 END [结构体名]; 3、配置 用于描述层与层之间、实体与结构体之间的连接关系。 4、程序包 用于把共享的定义放置其中。具体讲,就是存放各单元都能共享的数据类型、常量、子程序等。 5、库 用于存放已编译的实体、结构体、程序包和配置， 可以由用户生成或者ASIC芯片制造商提供。 VHDL程序举例 带进位8位加法器 多路选择器（4选1） 4位二进制计数器 3分频 7段数码管译码器