数字电路及逻辑设计6.ppt

第六章 时序逻辑电路 6．1 时序逻辑电路概述 6．2 时序逻辑电路的分析 6．3 同步时序逻辑电路的设计 6．1 时序逻辑电路概述 在时序逻辑电路中，电路的输出不仅取决于当时电路的输入，还与以前电路的输入和状态有关，即时序电路具有记忆功能。 判断一个电路是组合逻辑电路还是时序逻辑电路的条件？ 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能； 电路中包含反馈回路，通过反馈使电路功能与“时序” 相关； 电路的输出由电路当时的输入和状态(对过去输入的记忆)共同决定。 6．1．1时序逻辑电路的结构 时序逻辑电路的结构框图如下： 输入信号 输出信号 驱动信号或激励信号（存储电路的输入信号） 电路的状态（存储电路的输出信号） 输出方程 驱动方程或激励方程 状态方程 6．1．2 时序逻辑电路的分类 1. 按照电路的工作方式 同步时序逻辑电路和异步时序逻辑电路 （根据是否有统一时钟脉冲CP） 同步时序电路 1）特点：电路中有统一的定时信号，存储器件采用时钟控制触发器，电路状态在时钟脉冲控制下同时发生转换，即电路状态的改变依赖于输入信号和时钟脉冲信号。 具体说： 状态如何变？ 取决与输入信号； 状态何时变? 取决于时钟信号； 每个状态维持多久？ 取决于时钟脉冲。 在研究同步时序逻辑电路时，通常不把同步时钟信号作为输入信号处理，而是将它当成一种默认的时间基准。 （2） 现态与次态 同步时序电路中的现态与次态是针对某个时钟脉冲而言的。 现态----指时钟脉冲作用之前电路所处的状态。 次态----指时钟脉冲作用之后电路到达的状态。 注意：1、前一个脉冲的次态即后一个脉冲的现态！ 2、指的都是状态 3、相对而言 （3） 对时钟的要求 脉冲的宽度：必须保证触发器可靠翻转； 脉冲的频率：必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。 异步时序逻辑电路 异步时序逻辑电路的存储电路可由触发器或延时元件组成，电路中没有统一的时钟脉冲信号同步，电路外部输入信号的变化将直接导致电路状态的变化。 在状态转移过程中，各存储元件的状态变化不一定发生在同一时刻，不同状态的维持时间不一定相同。 在研究异步时序逻辑电路时，对输入信号的形式有所区分。（脉冲还是电平） 2. 按照电路输出与输入是否直接相关 Mealy型和Moore型 （也可观察输出函数中是否有电路输入，如果没有输入信号或者电路无专门的外部输出信号，都视为Moore型电路的特例） 无论是同步时序逻辑电路或是异步时序逻辑电路，均有Mealy型和Moore型两种模型。 3. 按照输入信号的形式 脉冲信号和电平信号 具体的有同步输入脉冲、同步输入电平、异步输入脉冲、异步输入电平 6．1．3 时序逻辑电路的描述方法 1. 逻辑函数表达式 1）输出函数表达式－反映电路输出Z与输入x和现态y之间关系的表达式。 对于Mealy型电路，其函数表达式为： Zi = fi (x1, ???, xn, y1, ??? ys) i = 1,2, ???,m 对于Moore型电路，其函数表达式为： Zi = fi ( y1, ??? ys) i =1,2, ???,m 2）激励函数表达式－反映存储电路的输入Y与电路输出x和现态y之间的关系。 Yj = gj (x1, ???, xn, y1, ??? ys) j =1,2, ???,r 3）次态函数表达式－反映时序逻辑电路的次态yn+1与激励函数Y和电路现态y之间的关系。 Yln+1 = kl ( Yj , yl ) j = 1,2,???,r l = 1,2,???,s 2. 状态图－一种反映时序逻辑电路状态转移规律及相应输入/输出取值关系的有向图。 3. 状态表－一种反映时序逻辑电路输出Z、次态yn+1和电路输入x、现态y之间关系的表格。 4. 激励表－触发器从现态转移到某种次态时，对输入条件的要求。 5. 时序图－用波形图的形式表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系。 Mealy型电路的状态图形式 Moore型电路的状态图形式 Mealy型电路的状态表形式 Moore型电路的状态表形式 6．2 时序逻辑电路的分析 已知逻辑电路图，求出逻辑功能。即对给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。 6．2．1 同步时序逻辑电路分析 6．2．2 实例 6．2．1