数字钟的设计及仿真概念.doc

成绩 齐鲁理工学院 课程设计说明书(论文) 题 目 数字钟的设计及仿真 课 程 名 称 数字电子技术 二 级 学 院 机电工程学院 专 业 通信工程 班 级 2013级通信工程一班 学 生 姓 名 韩登志 学 号 201310537017 设 计 地 点 电气信息工程训练中心 指 导 教 师 王迎勋 设计起止时间：2015年6月8日至2015年6月21日 机电工程学院数字电子技术课程设计 任 务 书 设计（论文）名称： 数字钟的设计及仿真 专业： 通 信 工 程 学生姓名： 韩登志 指导教师： 王迎勋 下达时间： 6月8至6月21日 一、课程设计任务： 1、设计一数字钟电路，时计数器采用二十四进制，秒和分计数器采用六十进制； 2、掌握利用555多谐振荡器产生1kHZ的信号的电路；并利用分频器电路产生秒脉冲信号； 3、设计校时电路部分； 4、编写任务报告。 二、课程设计的基本要求： 1.能够实现设计任务的基本功能。 2.依据要求运用数字电子技术的理论设计、制定实验方案，并论证方案。 3.学习电路仿真过程，绘制电路图，进行基本的仿真试验对设计的电路进行性能分析。 4.加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。 5.学会Multisim13.0的基本内容，并且会利用其设计数字电路。 6.撰写课程设计论文要求符合模板的相关要求，字数要求3000字以上。 目录 一、设计任务与要求 3 二、总体方案设计 3 三、单元电路设计与参数计算 4 四、总原理图及元器件清单 8 五、仿真与调试 8 六、性能测试与分析 9 七、结论与心得 9 八、参考文献 9 数字钟的设计及仿真 一、设计任务与要求 （一）设计任务： 1、设计一数字钟电路，时计数器采用二十四进制，秒和分计数器采用六十进制； 2、掌握利用555多谐振荡器产生1kHZ的信号的电路；并利用分频器电路产生秒脉冲信号； 3、设计校时电路部分； 4、编写任务报告。 （二)课程设计要求： 1.能够实现设计任务的基本功能。 2.依据要求运用数字电子技术的理论设计、制定实验方案，并论证方案。 3.学习电路仿真过程，绘制电路图，进行基本的仿真试验对设计的电路进行性能分析。 4.加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。 5.学会Multisim13.0的基本内容，并且会利用其设计数字电路。 6.撰写课程设计论文要求符合模板的相关要求，字数要求3000字以上。 二、总体方案设计 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有的功能部件都采用TTL集成电路或采用CMOS集成电路。 首先构成一个555定时器产生震荡周期为一秒的标准秒脉冲，由74LS90采用清零法分别组成六十进制的秒计数器和分计数器以及24进制计数器。使用74LS48为驱动器，数码管作文显示器。 利用晶体振荡电路与分频器电路结合，调整相关内部的电阻和电容大小，使其输出信号频率为1Hz,即构成了秒脉冲发生器。用两片74LS160级联成60进制计数器，用来计“秒”，其CP输入为秒脉冲；另外两片74LS160级联成60进制计数器，用来计“分”， 其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS160级联成24计数器，用来计“时”， 其CP输入为“分”变为0时产生的一个下降沿信号，这样六片74LS160实现了数字钟的计时功能。它们的输出用六片数码管显示。 三、单元电路设计与参数计算 (一)时间脉冲产生电路 由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。与RC组成的多谐振荡器 分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频，N 个触发器就是2n 个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M 进制计数器就为M 分频器。 分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。 本设计中，由于振荡器产生的信号频率太高，要得