基于莱迪思FPGA的视频显示接口的实现.PDF

基于莱迪思 FPGA 的视频显示接口的实现 时间:2013-05-28 10:19 来源:莱迪思半导体公司 作者:赵宇航 点击: 161161 次 视频显示器市场分为：大批量应用，如台式机、笔记本显示器和电视机面板; 中等批量应用，如小型人机接口(HMI)面板和大尺寸数字标牌。本文将探讨的是 大尺寸显示器面板应用(表 1) ，其中FPGA 是一个备受关注的选择，它可以满足 紧迫的产品周期和大量的高速接口和处理需求。 有3 个常用的显示标准：7:1 低压差分标准(LVDS) ，数字视频接口(DVI)和高 清多媒体接口(HDMI) 。 7:1 LVDS 需要一个集成的LCD 显示屏的应用通常使用7:1 LVDS 连接。7:1 接口采用 了低压差分信号(LVDS)I/O 标准。VESA(视频电子标准协会)定义了LCD 显示器的 7:1 LVDS 接口。它在笔记本电脑和上网本中非常常见，用于将主板连接到LCD 屏幕(图1) 。LCD 显示器的每一个像素都由红、绿、蓝(RGB)三个元素组成，可构 成显示屏上所有可能的颜色。 为便于数字显示数据至LCD 显示屏的传输，并尽可能地减少连接，可将数 据转换为串行格式。7:1 LVDS 标准使用3 或4 个LVDS 数据通道和一个LVDS 时钟通道。更高分辨率的显示器将使用4 个LVDS 数据通道和一个LVDS 时钟。 在一个时钟周期内，每条数据线上有7 个串行数据位(图2) ，即数据传输速率比 时钟周期快7 倍。如果3 个LVDS 数据通道正在传输数据(例如从一台笔记本电 脑的主板开始) ，那么每种颜色的RGB 数据将包含6 个数据位，加上HSYNC 、 VSYNC 和DATA ENABLE(DE) ，一共有21 位。然后，这些位串行传输到LVDS 差分通道。 莱迪思半导体(Lattice)提供了一个非常有效的参考设计，同时支持 LatticeXP2 、LatticeECP2M 和LatticeECP3 FPGA 中的7:1 LVDS 接收与发送。即使 是极小外形封装的最小器件也都支持多个接口。 7:1 LVDS 应用：图形多路开关 7:1 LVDS 的一个示例是图形控制多路复用器，或GMUX(图3) ，该器件被设 计用于选择使用笔记本电脑中两个图形控制器中的哪一个来驱动LCD 屏幕。这 些笔记本电脑有两个7:1 LVDS 视频源，即CPU/芯片组中的集成图形控制器 (iGFX)和独立显卡控制器(dGFX) ，可用来驱动一个LCD 显示屏。iGFX 专为低功 耗和较低要求的任务而优化，例如文字处理或者使用电池供电的视频回放;而 dGFX 专为更高性能和更密集型显示应用而设计，如游戏或视频编辑。 数字视频接口(DVI) 数字视频接口(DVI)标准由数字显示工作组(DDWG)于1999 年发布。DVI 包 含 1 个差分时钟和3 个差分源同步串行数据通道(图4) 。传输的显示数据是未压 缩的数字数据。对于每一个时钟周期，将传输10 位数据。正在传输的数据是视 频数据或是控制信息，但不包含音频信息。DVI 线缆常被用于连接到外部 LCD 显示器。DVI 数据速率范围为250Mbps 到2.25Gbps 。 DVI 规范还支持双DVI ，通过将数据通道由3 通道变为6 通道，基本上可以 使传输或接收的数据量增加一倍。其主要目的是连接至大显示器(30 英寸及以 上) ，这类显示器也可能有更高的色彩要求(高达48 位色深) 。 莱迪思实现了同时支持DVI TX 和RX 功能的参考设计。该设计利用了 LatticeECP3 或LatticeECP2M FPGA 系列中的CML SERDES 通道，来支持更高速 率的DVI 传输。这一设计利用了SERDES 中内置的PLL 来恢复源同步数据。通 过以这种方式实现DVI 接口，可以在低成本FPGA 中实现全速1.65Gbps 速率。 因为在ECP3 或ECP2M FPGA 中的PLL 被设计用于支持各种频率，莱迪思DVI 参考设计可自动支持各种显示分辨率。鉴于DVI 参考设计将数据转换为RGB ， 操作图像将非常简单。一旦转换为RGB 格式，就可以缩放和旋转图像，甚至可 以叠加其他屏幕上的内容到图像上。 DVI 应用：扩展器 有许多应用或者由于物理空间上的困难，或者需要降低系统拥有成本(远程 虚拟桌面) ，因而难以将视频源(例如PC)靠近显示器。DVI 规范要求的传输长度 为5 米，高品质线缆可将其扩展到10 米，但