如何验证和分析复杂的串行总线链路模型来源互联网信号的更快.DOC

如何验证和分析复杂的串行总线链路模型 来源：互联网 信号的更快传输速度和不断缩小的几何形状要求有强大的数据链路应用程序来支持在实时示波器上进行实况波形建模、测量和仿真。在设计方面，发射器和接收器位置采用先进均衡技术来应对这些挑战的趋势。更小的形状因子使信号存取更加困难，成为非理想的探测点。这会导致由于阻抗间断性而在采集信号时产生损耗和反射，而在理想测量位置则不存在这种情况。 串行数据链路分析应用程序允许用户装载测量电路的电路模型，其中包括测试和测量夹具以及用于采集DUT（被测器件）波形的仪器。这能帮助从采集波形去嵌（De-embed）由夹具和测试设备（如探头和示波器）造成的损耗和反射。去嵌这些效应能够提高测量精度，并且有时直接关乎测试的通过或失败。此外，链路分析应用程序还允许用户通过加载用于串行数据链路系统的通道模型来定义仿真电路，以便评价性能，无需使用实际链路硬件。 典型使用情景是通过夹具来采集待评价实际发射器电路的波形。这允许在没有测量电路和仿真理想负载的条件下观察发射器波形。同时，串行数据链路信真模型还能连接至发射器（TX），以评价远端信号，而接收器（RX）模型可使用连续时间线性均衡器（CTLE）、前馈均衡器（FFE）以及决策反馈均衡器（DFE）或RX IBIS-AMI模型来模拟。信号仿真因此可在链路中的任何测试点进行，从而产生可用于其他应用程序的实况波形输出，以便测量信号质量，包括抖动和眼图分析。 图1显示了这种建模设置的一个实例。系统采集来自示波器的输入波形，并对采集信号运用传递函数，以便获得测试点波形。这些测试点允许用户查看链路中任何点的波形，并在示波器显示屏上显示为实况波形。 图1：Serial Data Link Analysis Visualizer（串行数据链路分析显示器）应用程序能够在实时示波器中进行实时测量电路去嵌、串行数据链路元件仿真以及实况波形均衡。 确保充足的测试余量 随着数据传输速率从5Gb/s向10Gb/s及更快水平迈进，每一ps和mV对确保充足的测试余量都很重要。目标是测量DUT而非用于采集信号的测试设备、夹具或电缆。例如，消除SMA电缆的效应可显著改善器件的余量。信号频率越高，效果越显著。 在下面的例子中，通过直接焊在测试板上的SMA连接器，使用一条SMA电缆采集一个8Gb/s PRBS7信号。目标是从测试板消除SMA电缆的效应。这些效应包括穿过电缆的损耗以及由于电缆及电缆连接件的阻抗失配而产生的任何反射。在能够对电缆效应进行去嵌之前，测量电路必须是已知的。这包括知道TX输出阻抗、电缆模型及接收器（即示波器）的输入阻抗。为简单起见，假设TX输出和RX输入阻抗均为50Ω额定值。使用TDR或VNA可获得SMA电缆的S参数模型，其可用于去嵌过程。 使用串行数据链路分析软件，电缆的S参数被设置于去嵌模块并启用测试点Tp2。最终结果是消除了SMA电缆效应的波形。反射及传输项可使用图2所示的曲线进行快速验证。反射系数以S11和S22表示，传输项以S21和S12表示。对于无源电路，正向和反向传输项是完全相同的，如图2中的例子所示，如果不相同，则表明测量存在错误。 在本例中，SMA电缆的每条引线以两个独立的2端口S参数模型表示。 图2：上图是频域2端口S参数曲线，显示了SMA电缆的传输及反射项。对于无源电路，如本例中所示，正向和反向传输项完全相同。 尽管电缆损耗在4GHz基频时只有1dB，但这仍然相当于信号的高频含量减少约10%。另外还能明显看到，随着信号频率增加，损耗也会增加，从而证明了电缆对DUT余量的影响。 上述每个S参数向量的时域脉冲响应图如图3所示。这也是一个很有用的视图，因为它显示了传输项的时延。它还显示了数据是否是在该时间间隔内建立的，因为非如此不能保证S参数集的有效性。这些曲线是通过计算频域S参数数据IFFT（快速傅里叶逆变换）而得到的。这常常需要把频域数据外推至DC，有时需要外推至更高的理想Nyquist频率。 图3：SMA电缆2端口S参数模型的时域图也是一个很有用的视图，因为它显示了传输项的时延。 以PCI Express 3.0器件的启动电压为例（要求该电压在发射器引脚位置为800mV-1300mV），则10%的改进相当于10mV余量。图4显示了去嵌SMA电缆前后的波形分析结果。请注意信号的眼图高度及上升时间方面的差异。 图4：这一去嵌SMA电缆前后的采集信号对比显示，信号的眼图高度及上升时间有改进。 为了产生右侧的眼图（图4），我们对采集波形运用了一个传递函数。这是计算DUT、SMA电缆和接收器的效应的结果。每个测试点的传递函数可使用链路分析软件绘出曲线。在一些情形中，观察测量电路对DUT的负载效应会有所帮助。启用Tp1可同时查看有和没有测量电路负载效应的信号视图。图5显示了在