位微处理器——Pentium.pptVIP

32位微处理器——Pentium Pentium的先进技术 先进的体系结构 CISC和RISC相结合的技术 超标量流水线技术 先进的分支预测技术 先进的体系结构 内部总线是32位，但外部数据总线位64位 设置了相互独立的代码Cache和数据Cache 使用了两条指令流水线并行执行指令 内部集成了增强型浮点处理部件 对常用指令采用硬件实现 采用分段和分页两级存储管理机制，页面大小可调 增强了信息传输准确性的检测能力和机器异常事件的处理能力 为系统的扩展提供了很好的检测和调试能力 CISC和RISC相结合的技术 复杂指令集计算机技术（CISC）特点： 指令系统中指令多 访问内存采用多种寻址方式 采用微程序机制 简化指令集计算机技术（RISC）特点： 指令系统中只含有简单而常用的指令。指令长度较短且长度相同 采用流水线机制来执行指令 大多数指令利用内部寄存器来执行，指令执行时间只需要一个时钟周期。 Pentium的大多数指令是简化指令，但仍然保留了一部分复杂指令，对该部分指令采用硬件来实现。 超标量流水线技术 超标量，就是一个处理器中有多条指令流水线 Pentium的一条流水线包含有： 指令预取级PF 首次译码级D1 二次译码级D2 执行级EX 回写级WB 在Pentium中，采用U和V两条流水线。 注意前提条件 先进的分支预测技术 MOV DX，100；取填色矩形右上角像素点的y坐标 AAA ：MOV CX，200 ；取填色矩形右上角像素点的x坐标 BBB： MOV AL，04 ；在AL中设置红色对应的值04H MOV AH，0CH ；在AH中设置对应写像素的功能码 INT 10H ；在指定的像素位置填上指写颜色 DEC CX ；x坐标左移一个像素点 JNZ BBB ；继续对下一个点操作 DEC DX ；横向填完一行再对下一行操作 JNL AAA ；如未结束则继续 HLT ；如填好则结束 分支预测的方法 采用Cache 动态预测 Pentium的指令流水线技术 指令流水线的组成： 总线接口部件、指令预取部件、指令译码部件和执行部件 Pentium的一条整数运算流水线包含有： 指令预取级PF 首次译码级D1 二次译码级D2 执行级EX 回写级WB Pentium的浮点运算流水线包含8级 Pentium的超标量流水线的运行 在U流水线中可以执行任何指令 在V流水线中只能执行和U流水线当前执行的指令符合配对规则的指令 配对规则： 两条指令都为RISC指令 两条指令互相没有寄存器关联性 Pentium的工作方式 从80386开始，有三种工作方式 实地址方式(real address mode) 保护虚拟地址方式(protected virtual address mode)即保护方式 虚拟8086方式(virtual 8086 mode) 实地址方式 寻址机构、存储器管理、中断处理机构均和8086一样 操作数默认长度为16位 存储器容量最大位1MB，常用分段方式，每段固定大小为4kB 存储器保留有两个固定区域 保护方式 保护，主要是指对存储器的保护 特点： 存储器采用逻辑地址空间、线性地址空间和物理地址空间来描述。 借助预映象机制将磁盘的存储空间有效映象到内存，是逻辑地址空间大大超过了实际的内存空间 既能进行16位运算，又能进行32位运算 虚拟8086方式 在保护方式下，可通过软件切换到虚拟8086方式，特点如下： 可以执行8086的应用程序 段寄存器的用法和实地址方式实一样 存储器的寻址空间位1MB，在分段的基础上又分页，每页4KB。 实地址方式和虚拟8086方式区别 单任务和多任务问题 寻址空间问题 内存划分问题 2.5 Pentium的原理结构 1. Pentium的主要部件 ① 总线接口部件 ② U流水线和V流水线 ③ 指令Cache ④ 数据Cache ⑤ 指令预取部件 ⑥ 指令译码器 ⑦ 浮点处理部件FPU ⑧ 分支目标缓冲器BTB ⑨ 控制ROM ⑩ 寄存器组 2. 原理结构 2.6 Pentium的寄存器 和相关机制 Pentium的寄存器分为如下几类： ① 基本寄存器组  通用寄存器，  指令指针寄存器，  标志寄存器，  段寄存器； ② 系统寄存器组  地址寄存器，  调试寄存器，  控制寄存器，  模式寄存器； ③ 浮点寄存器组 数据寄存器 标记字寄存器 状态寄存器 控制字寄存器 指令指针寄存器和数据指针寄存器