以太网RMII与S3MII接口通信的研究与实现.doc

以太网RMII与S3MII接口通信的研究与实现 吴鹏 张小建 （国网电力科学研究院，南京 210003） 摘 要：RMII（Reduced Medium-Independent Interface）和S3MII（Source Synchronous SMII）接口是两种常用的以太网MAC接口，由于两种接口标准存在较大差异，相互通信比较困难，但在某些应用场合，需要用RMII接口的以太网PHY与S3MII接口的MAC互相连接。本文介绍了IEEE802.3以太网RMII接口和S3MII接口相互通信的实现方法，给出了FPGA实现两个接口通信的设计流程，并进行了仿真，最后下载到FPGA中，实现了以太网的正常通信。 关键词：RMII S3MII 以太网 FPGA Research and Implementation of the communication between Ethernet RMII interface to S3MII interface WU Peng, ZHANG Xiaojian (STATE GRID ELECTRIC POWER RESEARCH INSTITUTE, NanJing 210003) Abstract: RMII (Reduced Medium-Independent Interface) and S3MII (Source Synchronous SMII) are two commonly used Ethernet MAC interface. Because of the difference between these two kinds of interface, it is difficult to communicate with each other, but in some application, some Ethernet PHY with RMII interface is needed to connect to the MAC with S3MII interface. In this paper, a method of the communication between IEEE802.3 Ethernet RMII and S3MII interface is proposed and the design flow in FPGA is given, simulated and downloaded to FPGA. Finally, the normal communication of Ethernet is implemented. Key words: RMII S3MII Ethernet FPGA 0 引言 随着以太网交换芯片集成度的增高，传统的MII和RMII接口由于信号线过多，不可避免的造成芯片尺寸的增加和功耗的增大，并加大了PCB设计的复杂度。S3MII接口全称源同步SMII（Source Synchronous SMII）接口，由思科公司提出，采用串行的方式传送以太网数据和控制信息，8路MAC共用一根时钟和同步信号，极大的简化了PCB设计、减小芯片尺寸并降低系统功耗。以24口10M/100M交换芯片为例，其使用MII、RMII、S3MII接口所需信号线分别为384、144、60根，因此S3MII成为目前最常用的多端口10M/100M交换芯片MAC接口方式。在某以太网通信系统设计中，由于某些特殊要求，需选用某款MII/RMII接口的PHY，而交换芯片为S3MII接口，因此需要在FPGA中设计RMII转S3MII接口电路，实现PHY和交换芯片的正常通信。 RMII接口是简化的MII接口，数据位宽2bit、时钟速率50MHz、支持10M/100Mb/s的传输速率，其主要信号定义如下： REF_CLK：参考时钟，用于同步数据和控制信号，速率50MHz。 CRS_DV：载波侦听/接收数据有效信号，对应MII接口中CRS和RX_DV。 RXD[1:0]：接收数据。 TX_EN：发送使能。 TXD[1:0]：发送数据。 RX_ER：接收错误（可选信号）。 REF_CLK是50MHz的发送和接收同步时钟信号，由外部时钟源提供。当传输介质中有载波时，CRS_DV为高电平，载波消失后CRS_DV置低，若此时PHY的RXD[1:0]上仍有数据未接收完，PHY在下一个时钟周期对CRS_DV同步置高。此后在每4bit数据的前两位将CRS_DV同步置低、后两位置高，CRS_DV信号则以25MHz（100M模式）或2.5MHz（10M模式）的频率跳变，其跳变边沿与REF_CLK同步。通过CRS_DV的跳变，MAC能从CRS_DV中分离出CRS和RX_DV信