基于FPGA的电子时钟方案设计书.docVIP

Civil Aviation University of China 电子技术应用设计报告 基于FPGA的电子时钟设计 专 业： 通信工程 学 号： xxxxxxx 学生姓名： xxx 所属学院： 电信学院 任课教师： xxx  摘要 本设计采用EDA技术，采用原理图和硬件描述语言VHDL混合编程设计时钟逻辑系统，在QuartusII5.0工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的电子时钟。 本时钟系统主芯片采用EP1C6Q240C8N，具有显示时间、日期、时间及日期校准、整点报时、定时闹钟等功能。其中时间采用24小时循环计数，日期计数器具有闰年、月大、月小的判断并准确计数功能。通过按键控制可以实现：日期和时间的切换显示、日期和时间的校准、闹钟的开关控制。 关键词 ：FPGA；电子时钟；原理图；VHDL语言； Abstract In my design EDA technology is used, and I designed the clock logic system by means of schematic and VHDL hardware description language. Under QuartusII5.0 Tools software environment, I used the top-down design methodology, where various basic modules work together to build a FPGA-based electronic clock. The main chip of the clock system is EP1C6Q240C8N, which has the function of time display, date display, time and date calibration, the whole point of time, and regular alarm clock. Furthermore, 24-hour cycle, date counter which time has leap-year, month, a small months judgment and accurate counting function are designed. What we can achieve through the control buttons are as follows: switching the display of date and time, calibration of date and time, and the alarm switch control. Keywords: FPGA; electronic clock; schematic; VHDL language; 目录 电子技术应用设计报告 0 基于FPGA的电子时钟设计 0 摘要 1 Abstract 1 基于FPGA的电子时钟设计 3 1.FPGA介绍 3 2．电子时钟的设计方案 3 2.1时钟系统整体介绍 3 2.2分频器 4 2.3时间计数模块 5 2.4日期计数模块 6 2.5译码器模块 7 2.6显示模块 7 2.7校时模块 8 2.8闹钟模块 10 3实习总结 11 3.1本系统的优点 11 3.2本系统的不足 11 3.3想实现却又没实现的功能 12 附录1：分频器 13 附录2：时间计数器 14 附录3：日期计数器 16 附录4：译码器程序 20 基于FPGA的电子时钟设计 1.FPGA介绍 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发