DA课件2.pptVIP

(2) 快速通道(FastTrack) (3) I/O单元与专用输入端口: (4) 嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，由一系列的嵌入式RAM单元构成。 输出时钟 D RAM/ROM 256x8 512x4 1024x2 2048x1 D D D 写脉冲电路 输出宽度8,4,2,1 数据宽度8,4,2,1 地址宽度 8,9,10,11 写使能 输入时钟 2.4 CPLD和FPGA 性能比较 尽管CPLD和FPGA都属于可编程器件，有很多共同特点，但由于结构上的差异，它们具有各自的特点： （1）CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。 （2）CPLD的连续式布线结构决定了它的时序延迟是均匀和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。 （3）在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。（粗粒度和细粒度的区别） （4）FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。 （5）CPLD比FPGA使用起来更方便。CPLD的编程采用EEPROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。 （6）CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且LAB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 （8）一般情况下，CPLD的功耗要比FPGA大，且集成度越高越明显。 （7）在编程方式上，CPLD主要是基于EEPROM或FLASH存储器编程，优点是系统断电时编程信息也不丢失。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。 2.5 CPLD和FPGA的 编程与配置 什么是CPLD和FPGA的编程与配置? CPLD和FPGA的配置方式有哪些? CPLD和FPGA的编程与配置: 通俗地讲，编程与配置是指用户使编译后的 程序在可编程器件中得以运行所采用的办法。 不同厂家以及同一厂家不同的可编程芯片所 采用的配置方法是不相同的。 对一个具体可编程逻辑器件究竟支持哪种配 置方式，与器件的工艺和内部结构有关。 配置方法分类： 被动模式 主动模式 JTAG模式 对于CPLD或者内部集成了FLASH的FPGA，JTAG模式 是下载程序的最方便的方法（CPLD的ISP编程）， 而对于一般的FPGA，JTAG模式只在调试过程中可以 使用，实际工作时只能用别的配置方法。 具体配置方式： （1）PS（Passive Serial)模式：利用专门配置芯片(如EPC系列)、 串行下载电缆、串行MPU； （2）AS（Active Serial)模式：利用专门配置芯片，如EPCS系列； （3）AP（Active Parallel)模式：利用16bit的并行FLASH； （4）PPS（passive Parallel Synchronous)模式：利用8bit并行同步 微处理器接口,但每次需要额外八个时钟作为移位时钟； （5）FPP（Fast Passive Parallel)模式：利用8bit并行同步微处理器或专用配置芯片； （6）PPA（Passive Parallel Asynchronous)模式：利用异步并行处理器，此时FPGA类似于MPU的存储器； （7）PSA （Passive Serial Asynchronous)模式:利用异步并行处理器； （8）JTAG模式：利用JTAG接口。 2.5 CPLD/FPGA产品 概 述 主要生产厂商: Lattice公司 Xilinx公司 Altera公司 CPLD: Max7000/9000/3000, MaxII FPGA: Arria, Hardcopy, Cyclone, Stratix * 第2章 FPGA/CPLD结构与应用 2.1 概 述 CPLD - Complex Programmable Logic Device 复杂可编程逻辑器件 FPGA - Field