储能电容在电路中维持时间的计算方法.docVIP

储能电容在电路中维持时间的计算方法 ? 设电路正常工作时的输入功率为P，储能电容的容量为C，其两端的电压为U1，则电容储存的能量为 ??????????? W1=C（U1**2）/2， ?????????????????????????????? 其中U1**2表示U1的平方 当输入电源掉电后，经过时间t, 电容两端的电压为U2，此时电容剩余的能量为 ??????????? W2=C（U2**2）/2，? 在这一过程中储能电容释放的能量 ??????????? W=W1-W2=C（U1**2-U2**2）/2， 它应该等于电路维持正常工作所需的能量 ???????????? W=Pt,?? （即输入功率乘以时间） 所以有 ???????????? C（U1**2-U2**2）/2=Pt， 由此就可以得到电路维持时间t所需的最小电容量为 ???????????? C=2Pt/（U1**2-U2**2）. 在实际应用中，U2是电路能够正常工作的最低输入电压. ? 举例： 若电路正常工作时的输入电压为28V（U1），输入功率为30W（P），能够正常工作的最低输入电压为18V（U2），要求输入电源掉电50毫秒（t）时电路仍然能够工作，则所需储能电容的最小的电容量为 C=2 Pt/（U1**2-U2**2） ?=2′30′50/（28**2-18**2） =3000/（784-324） =6.522mF=6522F 一.OC、OD 集电极开路门(集电极开路 OC 或源极开路OD)open-drain是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即ttl中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。开漏形式的电路有以下几个特点：1.利用外部电路的驱动能力，减少IC内部的驱动。 或驱动比芯片电源电压高的负载.2.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。3.可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。4.开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。5.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。 6.由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） 8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。 二. ?? 在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线)就被拉到地线电平上. 因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑. 注：个人理解：线与，接上拉电阻至电源。(~A)(~B)=~(A+B)，由公式较容易理解线与此概念的由来 ； PNP 或 PMOS 管就可以构成与非 NAND 逻辑, 或用负逻辑关系转换与/或逻辑. 注：线或，接下拉电阻至地。(~A)+(~B)=~(AB); OC 或源极开路 OD 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 OC 或 OD 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内. 顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一