第7章组合逻辑常用模块电路.pptVIP

1,2,3 7.4 三态门（总线收发器） 总线收发器（bus transceiver）包含三态缓冲器对，每对引脚之间以相反方向连接，所以数据可以双向传输。 总线收发器74x245 当G_L有效时，若DIR=1，则数据从A到B；若DIR＝0，则数据从B到A。 DIR=1 DIR=0 7.5 多路复用器（多路开关） MUX 数据输入 数据输出 选择输入 使能输入 7.5 多路复用器（续） 多路复用器（multiplexer）将n个数据源中的一个连接到输出端。 有s个输入用于选择n个数据源，所以s＝?log2n?。 7.5 多路复用器（续） 74x151的真值表 32输入1位多路复用器 数据输入 选择输入 使能 7.5 多路复用器（续） 7.5 多路复用器（续） 7.5 多路复用器（续） 7.5 多路复用器（续） 7.6 异或门和奇偶/海明校验电路 异或门 7.6.1 异或门 ? 7.6.1 异或门（续） 圈到圈的设计方法 学习要求： 熟悉数字设计的文档标准； 掌握基本组合逻辑模块和用MSI器件进行组合逻辑设计的基本方法。 第7章 组合逻辑常用模块电路 习题 1、完成第六章练习20, 38, 43, 50, 52, 81, 92, 95. 第7章 组合逻辑常用模块电路（续） 为了数字系统的正确设计和有效维护，有一个好的文档是最基本的要求。 7.1 文档标准 准确 一致 完备 对设计、测试、维护要指导性 说明书：准确地描述电路或系统应该做什么，包括所有输入和输出（“接口”）的描述及实现的功能。 方框图：系统主要功能模块及其基本互连的非正式图示描述。 原理图：系统的电气元件、元件间的互连和构建系统所需的全部细节的正式说明，包括IC类型、参考标志符和引脚数。 定时图：说明做为时间函数的各种逻辑信号的值，包括关键信号之间的因果延迟。 7.1 文档标准（续） 结构化逻辑器件描述：描述可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）、专用集成电路（ASIC）的内部功能，通常用硬件描述语言来书写，也可以是逻辑等式、状态表或状态图等形式。 电路描述：叙述性的文本文件，它跟其他文档一起解释电路内部怎样工作。 设计假设条件； 潜在的毛病； 不显眼的设计“技巧”； 缩写词和其他专用术语的定义； 参考文献。 7.1.1 方框图 方框图（block diagram）表明系统的输入、输出、功能模块、内部数据通路和重要的控制信号，不用太详细，但是必须清楚。 每个方块的功能标注 总线 重要的控制信号和总线应该有名字，通常与原理图中使用的名字一样 应标出控制流和数据流及其方向 7.1.2 门的符号 适当地选择信号名和门符号可以使得逻辑图更易于理解。 信号的有效电平为信号名的一部分。 使用好“圈到圈”逻辑设计规则 输入与输出的位置及信号流向 7.1.3 绘制布局图 大型原理图的画法 以输入在左边、输出在右边的“正常”方位来画逻辑器件的符号； 应使系统输入在左边、输出在右边，信号流向从左到右； 若页中间出现输入或输出，应分别将其延伸到页面的左或右边缘。 交叉点的画法 7.1.3 绘制布局图（续） to 5 to 2 to 4 from 2 X X 会连在一起 按平面展开 7.1.3 绘制布局图（续） 有效电平应该统一 按层次展开 总线 总线名 总线信号名 信号连接 页间信号标志 总线 7.1.4 附带的图示信息 IC类型 器件参考标识符 引脚编号 7.2 译码器 ? ? ? 7.2 译码器(续) 译码器（decoder）是一种多输入、多输出电路，它将输入编码转换为输出编码。 输入码字到输出码字之间存在一对一的映射关系。 最常用的输入编码是n位二进制编码，最常用的输出编码是m中取1码。通常有mn。 使能输入（如果有的话）必须有效，译码器才能实现正常的映射功能；否则，译码器将所有的输入码字都映射为单一的无效的输出码字（全0或全1）。 7.2.1 二进制译码器 输入为n位二进制编码，输出为2n中取1码，是最常用的一种译码器。 n位输入编码不一定代表0到2n-1个整数，可表示任意信息。 有效的输入编码数不一定有2n个，如十进制译码器。 7.2.2 双2-4译码器74x139 ? 7.2.2 双2-4译码器74x139 （续） 真值表 在有些厂商的数据手册中，真值表用L和H表示输入和输出信号的电压，这样不会混淆器件的电气功能，故有时把以这种方式写的真值表称做功能表（function table）。 7.2.3 3-8译码器74x138 74x138是商用MSI 3-8译码器，输出为低电平有效。欲使选择的输出有效，必须令所有的使能信号（G1、G2A_L、G2B_L）均有