【2017年整理】全数字接收机中定时同步算法和实现.pdfVIP

通讯与电视 全数字接收机中定时同步算法和实现 晏 蕾，余 荣，梅顺良 (清华大学微波与数字通信国家重点实验室，北京100084) 摘 要:采用了基于Farrow结构的内插滤波器，同时使用Garnder的定时误差计算方法为内擂滤 波器提供插值相位。通过MATLAB仿真，表明这种内插滤波器可以很好地解决定时同步问题，并在现 场可编程芯片FPGA上实现了该算法，使得数字解调的硬件实现具有很好的移植性和灵活性。 关键词:内擂滤波器(Interpolator)定时误差 擂值相位 SIMULINKFPGA实现 在数字接收系统中，为了正确恢复出发送端的符号 (NCO)，向内插滤波器提供插值相位和插值输出时各个信 信息，必须做到定时同步。传统的接收机采用同步采样， 号的权值。下面简单介绍内插恢复电路的各个部分。 利用定时误差信号调整接收端采样时钟的相位，使之与 1.，内插滤波器 符号同步;而全数字接收机采用固定的采样频率，一般 设内插滤波器冲激响应的连续形式为h,(t)，采样信 来说，采样时钟和符号时钟相互独立，这种情况下可以 号x(mTs)经过内插器，输出 用数字信号处理的方法实现对符号速率的锁定。 随着数字信号处理器和可编程逻辑芯片速度的提 y(t)二Y,x(-Ts)h,(，一mTs) (1) 高，利用这些芯片完成定时同步算法，为接收机的设计 再对y(t)以T为间隔采样得y(kT)，则有 带来了很大的灵活性。本文对全数字接收机中的定时同 步算法进行了分析，将内插滤波与误差检测算法相结 y(kT)二I二(mTs)h,(kT-;mTs) (2) 合，提出了一种简单有效的算法，同时利用MATLAB进 由于T未知，利用以下定义: 行了仿真。实验结果表明该算法确实具有简单高效的特 i=int[kT/Ts]一m 点。最后，给出了FPGA实现该算法的方法。 Mk二int[kTlTs] (3) 1定时同步算法 A二kT/Ts-mk 根据FM.Gardner的结论[U，内插恢复电路可以从采 其中Ak为插值相位，满足/4e[O,1),mk为插值抽取 样序列中恢复出最佳采样点的值。图1给出了基于内插 的位置，将式(2)改写成 滤波的定时同步结构框图。 y(kT)=y[(mk+gk)Ts] =艺二[(、一)T‘s]hj[(i+llk)Ts] (4) (4)式即定时同步内插的基本公式。 理想内插器的冲激响应为:i函数，因此 h,[(i+N-k)Ts]=si[会(iTs+JlkTS)] (，) 图1定时同步结构图 可以看出，内插器实质就是一个时变的滤波器，各 设带限连续信号x(t)，符号周期为T。在满足Nyquist 级系数的变化与输人的Ak有关。理想内插器是不可实现 定理的条件下，以Ts为间隔采样得x(mTs)，通常TITs为 的，但是由于只需恢复出最佳采样点的信号值而不是完 无理数。经内插恢复环路后，输出y(kT)，其中T=T/K,K 全恢复出原信号X(t)，因此可以采用其它线性相位的可 实现内插器，去逼近理想内插器的频谱特性。通常采用基于 为小整数。对y(kT)进行K倍抽取，即得到与发送端符 号同步的最佳采样值序列:(-T)o Lagrange多项式的内插方法，即滤波器可以写成系数为 内插恢复电路