基于FPGA的高速异步FIFO存储器设计.PDFVIP

  • 4
  • 0
  • 约1.34万字
  • 约 7页
  • 2017-09-10 发布于江苏
  • 举报
基于FPGA的高速异步FIFO存储器设计

云南大学学报I自然科学版).2,007.29C6):560—565 of Ymman Jom-nal University 基于FPGA的高速异步FIFO存储器设计’ 杨军,孔兵,宋克俭,尹航 (云南大学信息学院,云南昆明650091) 摘要:介绍异步FIFO存储器应用及其结构,详细分析了异步FIFO的标志逻辑设计及亚稳态的消除,提出 了一种基于FPGA芯片利用格雷码对地址编码解决异步读、写时钟问题的思路及方法,并给出了VHDL程序. 该方法具有高速、可移植性强、工作效率高的特点,在数字系统设计中具有一定的意义和应用价值. 关键词:异步FIFO;标志逻辑;格雷码;亚稳态;FPGA;VHDL 333.5 中图分类号:TP 文献标识码:A 文章编号:0258—7971(2007)06—0560—06 InFirst 异步FIFO(First Out,先进先出对列)存储器是1种在数字系统中得到广泛应用的先进先出 逻辑器件.

文档评论(0)

1亿VIP精品文档

相关文档