xready信号dsp通过检测xready信号.pptVIP

提示下次上课内容：第10章 “TMS320C28X的软件开发” 复位时XMP/MC引脚的状态决定了DSP的工作模式： 如果XMP/MC＝0（微控制器模式），使能BootROM，Zone7被屏蔽，在应用中，这也是比较常用的系统工作模式。 如果XMP/MC＝1（微处理器模式），使能Zone7空间（映射到0x3FC000），并从外部存储器获取中断向量表。此时，为了正确执行代码，必须将复位向量指针指向一个有效的存储空间。 复位后，可以通过XINTFCNF2寄存器改变工作模式，即从BootROM引导，后通过软件使XMP/MC＝0，从而可以访问Zone7。 DSP的工作模式 外部接口支持程序/数据存储器的DMA传输，如从外部存储器加载引导程序，DMA操作由/XHOLD和/XHOLDA信号控制。 DMA操作步骤： 外设产生一个低电平信号送/XHOLD引脚； DSP完成对所有外部接口的访问后将/XHOLDA引脚置为低电平（设置XINTCNF2寄存器）； 随后XINF的总线处于高阻状态（地址、数据、读写与片选信号），DSP可以继续执行片内程序存储器中的程序； 其它设备可以控制对外部程序、数据存储器的访问； DMA操作完成后送高电平信号至XHOLD引脚。 提示：DMA过程DSP芯片可使外部总线处于三态，但本身并不具备DMA控制能力，需要外设扩展专门的DMA控制芯片。 XINF的DMA操作 TSSOP44 CY7C1021V33 特点： 3.3V电压（3.0-3.6V） 高速（10/12/15ns） 片选无效时自动降低功耗 200mA 200mA 5mA 4. 与外部存储器的接口 4. 与外部存储器的接口(续) * 100 100 100 110 XINTCNF.bit.XTIMCLK = 0 XTIMING6.bit.XWRLEAD = 1; XTIMING6.bit.XWRACTIVE = 1; XTIMING6.bit.XWRTRAIL = 0; XTIMING6.bit.X2TIMING = 0 tWC Write Cycle Time 12 tSCE CE Low to Write End 9 tAW Address Set-up to Write End 8 tPWE WE Pulse Width 8 min 写周期分析 CY7C1021V33-12 150MHz6.67ns * 100 100 100 XINTCNF.bit.XTIMCLK = 0 XTIMING6.bit.XRDLEAD = 1; XTIMING6.bit.XRDACTIVE = 0-2; XTIMING6.bit.XRDTRAIL = 0; XTIMING6.bit.X2TIMING = 0 tRC Read Cycle Time 12 tACE CE Low to Data Valid 12 tDOE OE Low to Data Valid 6 min max 读周期分析 150MHz6.67ns * * 主讲人：陈朋 博士、讲师 地 址：广C321室 PhoneEmail：Chenpeng@zjut.edu.cn 1、系统时钟 1）DSP时钟：30MHz，5倍频；2）高/低速外设时钟设置与使能 上次课的内容回顾 2、看门狗模块 1）使能/屏蔽看门狗；2）复位看门狗（0x55+0xAA） 4、通用I/O 1）高达56个，与外设复用；2）可配置为输入或输出 3、CPU通用定时器 1）32＋16位计数器；2）递减计数，产生周期性中断 5、PIE中断 1）12×8个中断源（INT1－INT12，INTx.1－INTx.8） 2）中断向量表用来存在中断服务程序的地址 讲课内容 第3章“存储器及外部接口” 片内存储器 寄存器映射空间 外部扩展接口 与外部存储器的接口 1. 片内存储器 程序存储器： ROM/PROM EPROM FLASH EEPROM DiskOnChip 数据存储器： SRAM DRAM EEPROM Dual Port RAM F281×采用增强的哈佛总线结构，能够并行访问程序和数据存储空间，如可以并行实现程序读、数据读、数据写这三个操作。 片内集成了大量的SRAM、ROM、FLASH等存储器，采用统一编址方式，方便程序开发。 1. 片内存储器(续) F2812提供了外部并行总线扩展接口，可提供1M字(三个外部扩展空间：两个512K，一个16K)的寻址空间，有利于开发较复杂的系统，如扩展FLASH、RAM、ADC、DAC、RTC、LCD、USB、LAN等。 Functional