DSP第05篇 双供电电源设计+页码.pdf

第5章 双供电电源设计 张云洲 2010.11.16 1 章节结构 5.1 F281X 的电源设计要求 5.2 总线冲突 5.3 F281X 的电源时序 * 3.3V 单电源上电次序控制 * 输入大于3.3V 上电次序控制 5.4 TMS320F28xx 电源设计. 2 5.1 F281X 的电源设计要求  当采用双电源器件芯片设计系统时，需要考虑 系统上电或掉电操作过程中内核和IO供电的相 对电压和上电次序。 尽管DSP上电过程中允许两种供电有一定的时 间差，但为了提高稳定性和延长器件使用寿命 ，在设计时必须考虑上电、掉电次序问题。 281x 处理器要求IO 先于内核供电。 供电次序控制主要方法：采用分离元件p 通道 MOSFET 管或者TI 公司提供的电源分配开关。 BP86 3 注意事项 双供电DSP平台的系统，在I/O供电之前每个 DSP 内核供电电流都比较大，主要原因是由于 DSP 内核没有正确的初始化。 一旦CPU检测到内部的时钟脉冲，这种超大电 流将会停止。减小内核和IO供电的时间间隔可 以减小这种大吸收电流对系统的影响。 双供电模块可以消除两个电源之间的延时。此 外可以采用肖特基二极管钳制内核和IO 的电源 以满足系统的供电需求。 BP86 4 双供电系统原理框图  内核和IO 的供电尽可能靠近DSP 以减少供电通 道的电感和阻抗。 BP86 5 5.2 总线冲突 F2812在设计系统时必须保证如果其中的一种电 压低于要求的操作电压，则另一个电压的供电 时间不能够超出要求的时间。 在上电过程中，系统内核供电要和IO缓冲供电 尽可能的同时，这样可以保障IO缓冲能够接收 到正确的内核输出，并防止系统的总线冲突。  由于在系统上电过程中，DSP需要根据相关的 引脚电平进行处理其工作模式的配置，因此要 求外部IO要先于内核供电。 BP86~87 6 总线冲突示意图  由于总线的控制逻辑位于DSP 内核模块，IO供电先于内 核供电则会使DSP和外设同时配制成输出功能引脚，若 BP87 DSP和外设输出的电平相反将会产生总线冲突。 7 勘误：教材说法前后不一，P97 。 8 正本清源：F2812 Datasheet