数字电子钟实习报告3.docVIP

　　 　　 　　 烟台职业学院　 船舶工程系　 　　　　　　　　　　　　　　　 李 鹏 　 起止日期 2012年12月3日至2012年 12月14日　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　　　　　　　　　　　　　　　　　　　　 　　 1. 6　 2. 6　　 3. 6　　 3.1 7　 3.2 7　　 3.2.1 7　 3.2.2 8　　　 3.3 8　 3.3.1 9　　 3.3.2 10　　 3.3.3 11　 3.3.4 12　　　 3.3.5 14　 3.3.6 14　　　 4. 16　 4.1 16　　　 4.2 16　　　 4.3 16　　　 4.3.1 16　　 4.3.2 16　　 4.4 17　 5. 17　　　 6 19　　 I 19　　 19　 II 20　　 20　 　　 　　　 　　 　　　 　　　 　　 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械钟相比具有更高的准确性和直观性，且无机械装置，因此得到了广泛的使用。 数字钟从原理上是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字钟了解数字钟的原理，学会制作数字钟.而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及用方法.且由于数字钟包括组合逻辑电路和时电路.通过可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法　　　　　　　　　　　　1秒响1秒停地响5次其中前四次是低频（500Hz）蜂鸣最后一次是高频（1KHz）蜂鸣；　　 （5）为保证计时器的稳定性及准确性，由晶体振荡器提供时间基准信号。　 3.数字电子钟的电路系统设计　　　数字钟是一个对标准频率（1H）进行计数的计数电路。1秒响1秒停的形式响5次。　 3.2 方案确定　　 通过在互联网网和图书馆查找资料和对《数字电子》的学习，讨论确定一个既符合本设计要求又具有比较强的操作性的方案作为此次设计的对象。　　 　　 　　　 　 　 　　　 　　　 　　 　　 　　 　　 　　 　 　　　 　　 　　　　　　　　　　　 图2 60进制电路　 当分的4518芯片的进位输入端的脉冲进位信号传到时的脉冲输入端时，时便计数一次，并且其十位和个位的进位关系与分（秒）的十位和个位的进位关系一样。24进制计数器如下图所示：　 　 图3 24进制电路　 3.3.2 整点报时电路的设计　　 电路应在整点前10秒钟内开始整点报时，即是当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次的响声，共鸣五次，每次持续时间为1s。其电路如下图所示。　　　　　 图4 整点报时电路　　　　　　　　　　　　 　　　555与RC可组成多谐振荡器，其振荡频率只有1KHz。为了获取更高的计时精度，选用晶体振荡器构成振荡器电路。一般说来，振荡器的频率越高，计时精度越高。本次设计选用的晶体振荡器，其频率为32768Hz，再经过分频芯片CD4060， 其内部有15级2分频集成电路，所以可以其中一个输出端得到2Hz的信号脉冲。再经过二次分频，方可得到1Hz的标准信号脉冲，即秒脉冲。其原理图和电路图分别入图6和图7。　　　　 　　　 　　　 　　　　　 　 　　　 　　 　 　　 　　　　 　　　　　 Multisim做了仿真，仿真成功后才开始电路的布线和焊接。　　　　　　　　　　　　Multisim，将原理图在电脑上进行仿真。　 3.焊接电路板。这一部分很重要，对我们对布线及焊接技术要求比较高。同时，运用了我们上学期电工工艺实习的知识。　 4.电路的调试。这基本是最后一步了，调试还是比较有难度的，因为设计出来的电路是理论上的，实际焊接会有什么问题我们不知道。要根据测试出现的问题一一找出问题根源，做出修改，直到完全符合设计要求。　 在这次课程设计中收获很多。首先，以前在做数电实验时只是按照实验指导书上的步骤连接电路，并完成实验。但这一次是完全要求手动。从电路原理图的设计到布线焊接再到实现功能，都要求理解并熟悉芯片的内部结构及功能。在调试过程中要分析电路故障，一一排除，直到没问题。根据题目要求设计好电路后，选择好芯片后，在Multisim上进行仿真直到成功。领取元件和工具后就可以根据设计好的布线图来