dram存储器.ppt

第6章 存储系统 6.1 概述 6.1.1 存储器分类 6.1.1 存储器分类 6.1.2 主存的主要技术指标 6.2 存储原理 半导体存储器的存储原理 双极型半导体存储器 半导体存储器的存储原理 SRAM存储器 SRAM的写操作 SRAM的读操作 DRAM存储器 只读存储器ROM MROM PROM PROM(Programmable ROM)是可以一次性编程的只读存储器 EPROM EPROM(Erasable PROM)可以多次编程、多次擦除 Flash EPROM 闪速存储器Flash EPROM用电信号擦除。 与EEPROM相比，Flash EPROM： 价格低、容量大、性能价格比更高、可靠性更高 比较适合于作为一种高密度、非易失性的数据采集和存储器件。在便携式计算机、工业控制系统及单片机系统中得到广泛应用。 磁表面存储器的存储原理 特点： ①容量大、每位价格低； ②磁介质可以反复使用； ③不需要加电就能够长期存放程序和数据； ④非破坏性读出 磁表面存储器的主要技术指标 记录密度 存储容量 平均存取时间 数据传输率 误码率 磁存储原理和记录方式 磁存储原理 记录方式 评价记录方式的主要指标 光存储器的存储原理 6.3 主存储器的组织 主存中存储单元地址的分配 SRAM存储器的逻辑结构 字节线选法 SRAM存储器的逻辑结构 2D结构：重合法，被选中单元是由X、Y两个方向的地址决定的 SRAM存储器的逻辑结构 地址译码有两种方式： 单译码方式 双译码方式 SRAM存储芯片举例 Intel 2114存储芯片容量为1K?4位。A9—A0为地址线；I/O1—I/O4为数据输入/输出端 SRAM存储器的读周期 SRAM存储器的写周期 DRAM存储器的逻辑结构 DRAM存储芯片举例 DRAM存储器芯片2116 DRAM存储器的读写周期 DRAM存储器的刷新 分散刷新（存取周期为1μs） 分散刷新与集中刷新相结合 DRAM和SRAM的比较 主存储器与CPU的连接 字扩展 字、位同时扩展 存储器与CPU的连接 例6.1 某计算机系统中地址空间0000H—1FFFH(16进制) 分配为ROM区域，用一片8K×8位的ROM芯片。要求采用8K×4位的DRAM芯片形成一个16K×8位的RAM区域，起始地址为2000H。DRAM芯片有和信号控制端。设CPU的接口信号有地址信号、数据信号、控制信号MREQ和读/写控制信号R/W。请画出CPU和存储器的连接图。 例6.1 解 例6.1 解 例6.2 某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域，从4000H到5FFFH为保留地址区域，暂时不用，从6000H到FFFFH为RAM存储区域。RAM的控制信号为CS和WE，CPU的地址线为A0—A15，数据线为8位D0—D7，控制信号有读写控制R/W和访存请求MREQ，ROM存储器芯片为16K字×8位，RAM存储器芯片为8K字×8位，使用3线—8线译码器74LS138以及必要的基本逻辑门电路，试画出存储器与CPU的连接图。 例6.2 解 例6.2 解 例6.2 解 高级DRAM 1. EDRAM存储器芯片 EDRAM存储器芯片 高级DRAM 2. FPM DRAM(Fast Page Mode DRAM)和EDO DRAM(Extended Data Output DRAM) 3. SDRAM(Synchronous DRAM，同步动态随机存取存储器)和DDR SDRAM存储器芯片 4. RDRAM(Rambus DRAM)存储器芯片 5. 其它存储器芯片 ① SL DRAM(SyncLink DRAM，同步链动态存储器) ② VCM SRDRAM(Virtual Channel Memory SRDRAM，虚拟通道存储器) ③ FCRAM(快速循环动态存储器) 微处理器与DRAM 的性能差异 6.4 高速缓冲存储器Cache 6.4 高速缓冲存储器Cache 程序的局部性原理是指程序总是趋向于使用最近使用过的指令和数据，也就是说程序执行时访问存储器地址的分布不是随机的，而是相对地簇聚 这种簇聚包括指令和数据两部分。 程序局部性包括程序的时间局部性和空间局部性。 程序的时间局部性是指程序即将用到的信息很可能就是目前正在使用的信息。 程序的空间局部性是指程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者相近。 现代计算机系统的多级存储层次 应用程序局部性原理: 给用户 一个采用低成本技术达到的存储容量. （容量大，价格低） 一个采用高速存储技术达到的访问速度.（速度快） 存储层次工作原理： Locality! Temporal