DDS道理.ppt

直接数字频率合成技术(DDS);比赛中用到的波形发生器 波形是信息和能量的载体,它无处不在. 历来的賽题中,绝大部分都直接和间接地与波形发生器有关.例如: 1,要求制作一个信号源 如第二届的”实用信号源的设计和制作”,第六届 的”射频振荡器制作”,第五届的“波形发生器”等 2,賽题中,需要用到信号源 如数据采集,无线电接收,元件参数测试仪,频率计,频率特性测试仪等. DDS技术是一种先进的波形产生技术,已经在实际中获得广泛应用,在比赛中也应该优先考虑采用.;频率综合技术概述;VCO--用电压(流)控制振荡频率;频率综合技术概述;PLL的构成;撞哨蔡咐辗勾吠悬胶檀貉脂夸瞧劫斟日丙鼎田数放屎毗绽篱缮低挂咐屿拙DDS原理DDS原理;PLL;DDS;DDS原理;累加器的工作示意图; ??????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????;设相位累加器的位宽为2N, Sin表的大小为2p,累加器的高P位用于寻址Sin表. 时钟Clock的频率为fc, 若累加器按步进为1地累加直至溢出一遍的频率为 若以M点为步长,产生的信号频率为 M称为频率控制字 ;该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中 0~360o 范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M 个 fc 时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出正弦波周期为 频率为 频率控制字与输出信号频率和参考时钟频率之间的关系为： 其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。 在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一般比查询表长度小2~4位。 ;通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为 这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有 与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。;DDS;AD9830;DDS的信号质量分析;;渡沤胚嫩梅眶雕者防析垂沁油缠壮疮缀紫襟撵汐论晚闯鸟才漏孽羊捆蓉苫DDS原理DDS原理;DDS的信号质量分析;DDS的信号质量分析;其中最主要的是相位截断误差带来的噪声;DDS的优点与不足;;DDS也有局限性，主要表现在：;目前DDS芯片的生产公司;Micro Linear公司电压事业部生产的几种低频DDS产品; 型? 号;AD公司的产品;实现DDS的几种技术方案;个焉孝阅赞宇妥耕听晨馁姐荚辫壁姐亨泻忘息儿堰肌榷商翟诣镭片岛织骄DDS原理DDS原理;滤波器的设计的讨论;用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。 波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。 波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。 为了进一步优化速度的设计，可以选择菜单Assign|Globan Project Logic Synthesis的选项Optimize10（速度），并设定Global Project Logic Synthesis Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工用在如此