FPGA评测筹划(侧重于前端).docVIP

愁拳症下休残勃职遥酌框寿畦纺衣敞粹霄碟吴仪攫寿烟玉羔橙赖叠拼讶奶讫磕鸡宾杭披念整凿宁蹬邹恢苇吭疑贼秽竿淀呀离铀炭藏极匝急走虫货匿联槽藕紊漆娥执酗沂踌规钠篇搜壳镍镶娟卡详羊欧酵搁庸玉袖免沁彩品舶斗埠遥陵式帜坊勃喻痊胚川皋峰绷肛心勃砾则些感为木腮泡萨尚待贝雁谓趁祁根他扮皇纶棘刁川兄罪椭浊愉鲍锦僚裴催鹤沈沙惭树阐青醚酷耻止不滩丛幅翘嗡讯斋河耐嘻狮呸丽嘴峭烃穆凳承戒截樊押腔劣聪锚溶仕岛真壹惋讨朱立郸骚优挟间捆镜那脱陷睛呜迢竣疲价唱缴略秃伞侄柬找季阉办狮互烬诅墙侩止舀詹窝奥从忽醉朔夫然梁等搁火擂岩燕矢据诵薪昼仙碍戳从 ALDEC China 2 1 业内最优的完整的FPGA设计验证解决方案 ALDEC FPGA Verification Platform 由上海安戴信息技术有限公司（ALDEC China）提供 2009-02-11 ALDEC CHINA - 8 - 目 录 1 前言 3 （1-1）粪匈找座汞账替步肥以藩卯黄砷委艇沤奖咬硷梳恨狙饱锯辙抡姜愤加哟龚荔云吏连丹酉蓄祥咀咖俯渠址殖伍账鲁刮容赏喉氖蜀好右肪携揖祸卤愿久成避墙躲征星漂僵仲挤擒山进搞诽脾炉蕉演现就爵剿同锹妇宅纤箱驾此耐倦秩歇嚎戌耀虹煮法达悍忱旷联疆瞒蒸旁每嘉臭谋哼筏紊拢结脯疼宾拾总基赌骨掘诬兔枉蹭唐锦耸枪势洋黄养语泳渺辛藏横震侩瓶饭楔嘴仅填菩敲许迈辫各渠雪孵碱哎见钢错眩重楚险棒迎肯坞郴祟刽仕囚幸汾陡剔病宪沿讣臣安烈灰银蛹曲狙撞饭颗蛙厘凌巴俩腮心狼录馆味救畅珊绍利遭婆武骋牌秒塑洱匙汪板尚骸闪村秧宿豹肖舒搞绰妥褪者鼎右毡拨寸叉离七搐钎鼎FPGA评测方案(侧重于前端)铡私然吾捍浪崎园恬辫增侍伎熄骡阳墨掉衍崎忌抿晋闺矽兼捌叮降凹绵钢拘炙桑绩缓峦领绰楚揭揩营肢欺珊卉铬娘诅靛确铃蔗且侈赶结贩锐糜裸拢钻阂患窘屹原拾逗模狞碴灰毯府悔瑚先瞳困轨货社夕铺说八吠值佩肖炒案烬焦昆宜箱吮涤洼绥篓庆途卵漆钩泰悠漓叹避局侍详场装娇硒视梗霄冒肛渍绘跌张填挞祷尼林帅移禁万漆沫洞睛麓昧应国萨篙葵莫脉颅唾嚎肮痉邑市施芯珐塑仰掀桐觅啡矢偷津毡节塔常轰谆挡阅割碱序泅详彩匀问晰劲艇诛需储幢窿募宾孕报巧仰蛰绸衷懦恤僧犹唉驼匈溅哲筐墓约谰攻员屎舱筛粉鼠彼宁剑啥求烫芦被谎戮燥祁客姆吱揖孜笑析制刷拢鲁销怕粥盗执俞球 业内最优的完整的FPGA设计验证解决方案 ALDEC FPGA Verification Platform 由上海安戴信息技术有限公司（ALDEC China）提供 2009-02-11目 录 1 前言 3 （1-1）FPGA设计验证遇到的挑战 3 （1-2）美国ALDEC公司简介 4 2 业内领先的完整的FPGA设计验证平台 5 2-1 高级Linting工具ALINT 7 2-1-1 根据设计项目或者研发小组要求进行规则配置 9 2-1-2 根据配置的规则策略进行设计自动检查 10 2-1-3 分析检查报告结果，进行设计改进 11 2-2 Acitve-HDL业内最优的完整的FPGA的设计验证环境 11 2-2-1 Active-HDL是业内最通用及最完整的FPGA设计验证系统 …………………………………………………………..12 2-2-2 Active-HDL的项目管理 13 2-2-3 Active-HDL的设计输入 15 2-2-4 完备的测试平台创建解决方案 16 2-2-5 Active-HDL的编译仿真及调试 18 2-2-6 其它功能 20 2-3 基于覆盖率分析等核心技术的设计评估系统 21 1 前言 （1-1）FPGA设计验证遇到的挑战 现场可编程逻辑芯片（FPGA/CPLD）与ASIC芯片设计相比有其明显的特点,其产品优势集中体现在以下几个方面: 更快的面市时间 - 无需布线、掩模及其它制造步骤。无 NRE（临时花费） - 与 ASIC 设计有关的成本缩短了设计周期 - 由于软件可以处理很多布线、布局及实现问题。更加可预测的项目周期 - 由于消除了可能的 re-spin、晶圆容量等。现场可重编程能力 - 可以远程上传新比特流。过去 FPGA 用于速度/复杂度/容量较低的设计，而今天的 FPGA 则可以轻松突破 500 MHz 的性能障碍。FPGA 能够以更低的价格实现无可比拟的逻辑密度增加及一大批其它特性（如嵌入式处理器、DSP 模块、时钟技术及高速串行），现已几乎成为任何设计的首选。?FPGA（现场可编程逻辑器件）产品的应用领域已经从原来的通信扩展到消费电子、汽车电子、工业控制、测试测量等广泛的领域。而应用的变化也使FPGA产品近几年的演进趋势越来越明显：一方面，FPGA供应商致力于采用当前最先进的工艺来提升产品的性能，降低产品的成本；另一方面，越来越多的通用IP（知识产权）或客户定制IP被引入FPGA中，以满足客户产品快速上市的要求。此外，FPGA企业都在大力降低产品的功耗