第十一章(Part_II).pdfVIP

§11.3 VHDL Statements (VHDL 语言主要描述语句) VHDL语句按语句的执行顺序分为两种： 描述模块之间连接关系 并行语句(Concurrent): 语句之间并行: 某一信号变化时，受此 信号触发的所有语句同时执行。 实现模块的算法部分 顺序语句(Sequential): 按书写顺序执行 只能在进程（PROCESS ）或子程序中 1 11.3.1 Concurrent Statements (并行语句) 进程语句（PROCESS ） 块语句（BLOCK ） 包括： 并行信号代入语句 条件信号代入语句 选择信号代入语句 元件例化语句 并行过程调用语句 2 1. PROCESS （进程语句） 具有并行和顺序行为双重性，在VHDL语言中使用频繁。 格式： [进程名]：PROCESS （信号1，信号2，… ） BEGIN END PROCESS ； -- 进程名可省略 括号内信号量称为敏感信号，无论哪个敏感信号变化，都启动 此 PROCESS 语句，顺序执行。 注：括号内只能是 信号 不能是 变量 3 Example ：用 PROCESS 语句编写 8 位比较器程序结构 (P.254, 例10.5) LIBRARY IEEE; USE IEEE. STD_LOGIC_1164. ALL; ENTITY comp IS PORT(a,b: IN STD_LOGIC_VECTOR (7 DOWNTO 0); --a, b 都是8 位 alb, aeb, asb: OUT STD_LOGIC); --larger, equal, smaller END comp; ARCHITECTURE y OF comp IS BEGIN PROCESS(a,b) BEGIN IF a b THEN alb = ‘1’; aeb = ‘0’; asb = ‘0’; ELSIF a = b THEN alb = ‘0’; aeb = ‘1’; asb = ‘0’; 实际电路中，一个实体可 ELSE 以有多个PROCESS语句， alb = ‘0’; aeb = ‘0’; asb = ‘1’; 并行同步执行 END IF; END PROCESS; END y; 4