《数字电路》第四章节.pptVIP

《数字电路》第四章 （赵柏树） 湖北大学物理学与电子技术学院 2003 第四章 触发器 一、触发器的定义 二、基本RS触发器 三、同步RS触发器（钟控RS触发器） 四、主从RS触发器 主从RS触发器的动作特点 已知主从RS触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结 五、主从JK触发器 已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结 六、边沿触发器 一、触发器的定义 定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。 2、根据不同的输入信号可以置成1或0状态。 二、基本RS触发器 二、基本RS触发器 2、由与非门构成的基本RS触发器 2、由与非门构成的基本RS触发器 三、同步RS触发器（钟控RS触发器） 带异步置位、复位端的同步RS触发器 例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 四、主从RS触发器 主从RS触发器的动作特点： 1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器接收信息。 2、CP下降沿到来时，G3，G4解除封锁，主触发器状态移入从触发器之中。同时，主触发器被封锁（G7，G8被锁），主触发器保持不变。 3、CP=0期间，由于G7，G8被锁，主、从触发器均保持不变。 4、CP上升沿到来时，从触发器被封锁（G3，G4被锁），Q保持不变。 主从RS触发器的特性表与特性方程 主从RS触发器的逻辑符号 主从RS触发器的逻辑符号 两书符号的对比 例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 已知主从RS触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结： 1、根据输入信号画出主触发器Q’ 端的波形。 2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。 3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’ 端的波形。 五、主从JK触发器 主从JK触发器逻辑符号 主从JK触发器特性表 主从JK触发器逻辑符号 主从JK触发器存在“一次变化现象”。 在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。 已知主从JK触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结： 1、根据输入信号画出主触发器Q’ 端的波形。要注意主从JK触发器的“一次变化现象”。 2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。 3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’ 端的波形。 六、边沿触发器 主从JK触发器存在“一次变化现象”，抗干扰能力较差。 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 →“边沿触发器”具有这样的特性。 1、利用CMOS传输门的边沿触发器 电路图如下： 边沿D触发器的特性表： 具有异步置0、置1端的边沿D触发器 2、维持阻塞结构的边沿D触发器 电路图如下： 3、利用传输延迟时间的边沿JK触发器 电路图如下： 边沿JK触发器的特性表： 例 作业1 作业2 作业3 主从JK触发器的输入波形如下图所示，设初始状态Q=0,画出Q端的波形。(中国科学技术大学招研试题 10分) 返回 返回 本书使用的符号（负边沿翻转的主从JK触发器） 返回 Qn × × × × CP 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 Qn+1 Qn K J 保持 置 0 置 1 翻转 返回 康华