数字计时电路设计.docVIP

数字计时电路设计 摘要: 数字计时电路的应用非常广泛，相比于传统的计时电路，它不仅走时准确，显示直观，而且不需要机械传动和频繁的调整。鉴于它的广泛应用和诸多优点，本人采用了74LS系列中小规模集成芯片和RS触发器的校时电路设计了一个数字计时电路，它以12小时为周期，可以显示小时，分钟和秒，并具有小时，分钟校对功能。本数字计时电路系统的整体设计是由振荡器，分频器，计数器，显示器和校时电路组成的，通过本论文设计，希望使其方法更系统，电路更简单。 关键词: 数字计时电路计数器逻辑设计 目 录 引言 1 1 设计内容、方案及要求 1 1.1 设计内容 1 1.2 设计方案 1 1.3 设计要求 2 2 主体电路各单元的工作原理与设计 2 2.1 振荡器 2 2.1.1 振荡器的工作原理 2 2.1.2 振荡器的设计 3 2.2 分频器 3 2.2.1 分频器的工作原理 3 2.2.2 分频器的设计 4 2.3 计数器 4 2.3.1 60进制计数器工作原理 4 2.3.2 12进制计数器工作原理 4 2.4 译码与显示电路 6 2.4.1 显示器的工作原理 6 2.4.2 译码器的工作原理 7 2.4.3 译码与显示电路的设计 7 2.5 校时电路 7 2.5.1 校时电路的工作原理 7 2.5.2 校时电路的设计 8 3 设计并绘制整机图 9 总结 10 致谢 11 参考文献 11 引言 从上个世纪末，时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间遇到重要事情，一时的耽误酿成大祸。给人们生产生活带来了极大的方便。定时自动报警时间程序自动控制定时启闭电路定时电气的自动启用，甚至各种通断动力设备，所有这些，都是计时电路数字化基础。，数字计时电路扩大其应用，有着非常的意义。 当代的学生在学习中不再局限于书本上知识的死记硬背而是在传统教学模式的基础上配以实践训练动手能力，学会自己解决问题的本领，以此来加强我们的实际操作能力通过自己的努力，完成，把所学的知识系统地回顾一遍享受其带给我们的乐趣在设计过程中不断发现问题，自己的逻辑思维能力提高1 设计内容、方案及要求校时电路、显示器、分频器、振荡器计数器组成。校时电路了74LS系列中小规模集成芯片RS触发器。 如图的逻辑框图所示数字计时电路显示器译码器计数器、校时电路振荡器、分频器数字计时电路的时间基准经过分频器输出标准秒脉冲振荡器产生稳定的高频脉冲信号。秒计数器60后分计数器计数器60后计数器小时计数器按照“12翻1”规律计数计数器后。计数器的输出分别经译码器送显示器显示。计时出现误差可以校时电路。 图数字计时电路逻辑框图 利用中小规模集成电路设计一个有“时”、“分”、“秒”显示功能的数字计时电路画出框图和逻辑电路图。 振荡器振荡频率准确电路结构简单频率调整它被广泛应用于彩电、计算机、遥控器等各类振荡电路中。在晶体某一方向加一电场，晶体就会产生机械变形。我们在晶体某一方向加一电场，从而在与此垂直的方向机械振动，有了机械振动，在相应的垂直面上产生电场，使机械振动和电场互为因果循环这过程一直持续到晶体的机械强度限制时，达到最后稳定，压电谐振的频率振荡器的固有频率。图为电子手表集成电路中的晶体振荡器电路，取晶振的频率为32768Hz，其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。 数字计时电路的核心振荡器，数字计时电路的准确程度的稳定度频率的精确度决定，，振荡器的频率越高，计时精度越高。选用石英晶体构成振荡器。 精度要求不高采用由集成电路定时器555与RC组成的多谐振荡器。设这里选用555构成的多谐振荡器振荡频率=1kHz。 此数字计时电路系统的具体电路图如所示： 图 晶体振荡器 图 555振荡器器输出4MHz信号，通过D触发器（74LS74）进行4分频变成1MHz然后送到10分频计数器（74LS90,该计数器用8421码制），经过6次10分频而获得1Hz方波信号作为秒脉冲信号。设计选用3片中规模集成电路计数器74LS90。因每片为1/10分频，3片级联可获得所需要的频率信号，第1片的端输出频率为500Hz ，第2片的端输出为10Hz ，第3片的端输出为1Hz本设计用到60进制计数器和12进制计数器。74LS90计数器是可二/五分频十进制异步计数器，用反馈归零方法实现十进制计数74LS92是十二分频计数器，有复位输入。 设计 “秒”计数器电路与“分”计数器电路都是60进制，一级10进制计数器和一级6进制计数器连接构成，其记数规律为00—01—02—…—58—59—00… 也就是说，在本数字计时电路系统中我们选择74LS92作十位计数器，74LS90作个位计数器，如图将它们组成计数