计算机设计与实践给定指令系统的 处理器设计实验报告.pdfVIP

计算机设计与实践给定指令系统的 处理器设计实验报告 学院：计算机科学与技术 姓名：王帆 学号：1140310602 指导老师：黄庆成 2016 年 7 月 26 日 1 目录 实验目的 4 实验环境 4 设计思想 4 指令格式的设计4 微操作的定义4 节拍的划分5 处理器结构设计框图及功能描述 6 各功能模块结构设计框图及功能描述6 时钟管理模块6 取指模块7 运算管理模块7 存储管理模块 7 回写模块8 访存控制模块 8 各模块接口信号定义8 时钟管理模块8 取指模块8 运算管理模块9 存储管理模块 9 回写模块9 访存控制模块 10 控制器 10 实验测试与结果分析 11 时钟管理模块11 取指模块11 运算管理模块11 存储管理模块13 回写模块13 访存控制模块14 综合测试14 2 Reset 测试 15 SUB 测试 15 ADD 测试 15 STA 和 LDA 测试 16 MVI 测试 16 MOV 测试 17 IN 和 OUT 测试 17 JMP 测试 18 JZ 测试 18 管脚定义与测试程序 18 实验感悟与思考 24 关于 PC 更新的问题24 关于数据总线与传输数据长度不匹配的问题24 实验感悟24 3 一、 实验目的 1. 掌握 Xilinx ISE 集成开发环境使用方法 2. 掌握 VHDL 语言 3. 掌握 FPGA 编程方法及硬件调试手段 4. 深刻理解处理器结构和计算机系统的整体工作原理 二、 实验环境 Xilinx ISE 集成开发环境，ISim 仿真工具，SD2100 实验平台 三、 设计思想 1. 指令格式的设计 JMP 无条件跳转指 00000 XXX XXXXXXXX [R7//IR(7 downto 0]→ 转 移 类 令 PC 指令 JZ 零条件跳转指 00010 XXX XXXXXXXX if Ri=0 then 令 [R7//IR(7 downto 0]→ PC SUB 减法指令 00100 XXX 00000 XXX Ri - Rj → Ri 非 访 存 ADD 加法指令 00110 XXX 00000 XXX Ri + Rj → Ri 指令 MVI 立即数传送指 01000 XXX XXXXXXXX X → Ri 令 MOV 寄存器传送指 01010 XXX 00000 XXX Rj → Ri 令 STA 存数指令 01100 XXX XXXXXXXX Ri →[R7//IR(7 downto 访 存 指 0)] 令 LDA 取数指令