PCB布线产生寄生电感对DC-DC效率影响.docVIP

PCB布线产生的寄生电感对DC-DC效率的影响 随着各种要求提高，PCB布线技术需要满足新兴转换器的要求。为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关MOSFET的源、漏、栅极相关的寄生电 引言 　　由于计算机工业朝着能在1V下提供高达200A电流的DC-DC转换器进发，因此，PCB布线技术需要满足这个极具挑战性的新兴转换器的要求。为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关MOSFET的源、漏、栅极相关的寄生电感。我们构建了一个用于测试DC-DC转换器的PCB，该转换器可输入12V DC并将其转换为1.3V，输出电流高达20A。我们使用插件板 （plug-in board） 进行组装，可以随时分别或同时改变每个MOSFET电极处的电感（图1）。我们选择将电感数值作为专门设计的2英寸插件板总体电感的百分比，而非实际数值，因为布线人员只知道特定迹线的长度而未必知道其电感的数值。 　　 试验设计 　　我们使用转换器效率来度量这些寄生电感的影响。这是因为效率是测量DC-DC转换器性能的标准指标。试验分为如下部分： 　　调节MOSFET漏、源和栅极的各个电感值的比例系数，用测量其转换效率的结果来观察对同步整流器的影响。 　　通过上述任意两项的组合，以了解它们之间的相互关系。 　　电感测试板具有43nH的电感量，一般被设置为 0%、25%、50%和100%。 　　在我们进行的试验中，电感测试板上的寄生电阻影响很小，可忽略。由于寄生电感的有害影响与频率有关，所以我们是在三种预置开关频率下进行试验：300kHz、600kHz和1MHz。这样我们就可以认识到在未来将设计从正常开关频率转移至更高频率时对设计有何重要性。 　　大家都知道在功率电路中，所有迹线的长度必须保持最短，以避免电压和电流的振铃现象、降低电路板的总EMI，并避免对电路中“较稳定”组件造成负面影响（特别是对模拟控制电路和相关组件）。另外，参考资料显示控制MOSFET的源极电感对于源极电流下降时间的增加有着非线性影响，从而造成更大的功耗和更低的转换效率 （见图2）。 　　 　　图2中CH1是高端 （HS） MOSFET M1的栅极-接地处电压。Ch2是同图中HS MOSFET M1的源极-接地处电压。图2中M1迹线Ch1-Ch2的计算值，表示HS MOSFET的栅-源电压。Ch3和Ch4分别是M2和M1的漏电流。 　　除上述现象外，源电感还会在开关节点处造成振铃。 　　栅极和漏极电感在两个电极上均会引起振铃，并造成进一步的损耗。每个循环相关的损耗P1可计算为 　　1/2×I2×L×fs 　　此处I是电感中的电流；L是寄生电感；fs是开关频率，此时存储在寄生电感器中的所有能量在振铃过程中被耗散（见图3）。 　　 　　图3 描述典型漏极寄生电感中的振荡电流和电压。注意在下一个开关周期开始之前电流和电压波形趋向于零。储存在电感器中的能量被转换为相关寄生电阻的热量。 最后，对于两个或以上并联MOSFET的情况，源极电感的不平衡会导致电流分布不平衡，进而造成更大的损耗，使效率更低。 试验电路及电路板 　　所使用的电路是工作于开环的同步整流拓扑。这是为了排除控制环路可能对电路性能造成的任何影响，并让我们将注意力集中到功率的转换效率中，尤其是MOSFET的性能。我们知道高电感状况下会产生严重的振铃，尤其是在开关节点处。选用栅极驱动器IC，能够在不造成不良影响的情况下承受这种振铃。这种四层电路板使用了两盎司的铜材料，内部两层为接地层和电源层。布线时应留意优良布线的所有规则。 栅极电感的影响 　　效率是作为栅极电感和开关频率函数。从图中可知： 　　开关频率为300kHz时栅极电感对效率的影响很小。 　　开关频率为600kHz时，栅极电感的影响明显多了，在20A下效率有1.2%的变化。 　　在1MHz下，效率的恶化几乎完全消失。我们没有研究这个原因，可以猜想50%的可能性是共振的因素去抵消它的损耗。应进一步研究MOSFET栅极驱动的共振现象。 　　我们观察到栅极电感对于控制和同步MOSFET的效率影响甚微。 源极电感的影响 　　源极电感对效率有着更明显的影响。某些情况下，在达到最大电流之前我们不得不中止试验，因为MOSFET的温度大于130℃。图5所示为控制MOSFET的研究结果，仔细检查这些结果可知： 　　频率为300kHz，电感为100%时，DC-DC转换器不能在20A全电流状态下运行，因为MOSFET的温度超过130℃。在50%电感，频率为600kHz和1MHz 条件下也可发现同样的情况。 　　观察到由于源极电感引起的效率恶化是比没有源极电感的情况更为严重。当电感为50%，电流15A时，即便在300 kHz的开关频率下效率也会