AMD_NV芯片组上电时序详细解说.pdf

AMD NV芯片组上电时序详细解说 上电部分 NV芯片组，待机条件有三个：3VSB，25M晶振，PWRGD_SB。 ★ 3VSB桥里面叫+3.3V_PLL_DUAL，图纸第25页。 ★ 3VSB由三端稳压器1117产生，1117产生的+3.3V_TBY和+3.3V_DUAL两个电 压其实就是同1个电压,只不过＋3.3V_DUAL多了CT37这个电容滤波而已！+3.3VDUAL还给 PCI槽A14（这个可以用打阻值卡来查）及其它地方供电或提供上拉，图纸第46页。 ★ 桥得到3VSB后，25M晶振开始起振，晶振电压1.5V左右，两脚要有压差。 最可靠的还是使用示波器来查看波形，图纸第24页。 ★ PWRGD_SB是用来复位桥内部ACPI控制逻辑和寄存器的，相当于INTEL芯片 组的RSMRST#,它必须是高电平！这里由紫5伏经过两个开关管同相产生，如果+3.3V_STBY 没有出来，它也不会得到高电平。图纸40页。 ★ 至此桥的待机条件已查完，下面看看它的触发电路，从开关开始查，图纸第 42页。开关16脚经过R333电阻接地，15脚信号名字叫PWRBTN*。 ★ PWRBTN*由R305电阻提供上拉连到IO（IT8716FCX） 75脚，未触发开关之 前为5伏。触发开关后，IO75脚得到低电平跳变，此时IO本身供电正常，则从72脚发出 低电平跳变到桥。图纸34页。跳变电压我们都用示波器来测量。 ★ 桥待机条件满足，然后收到IO发过来的低电平跳变，将依次置高 SLP_S5#,SLP_S4#,SLP_S3#。其中SLP_S3#一路返回IO 71脚，IO收到SLP_S3#高电平后， 76脚由高电平变为低电平去拉低电源绿线完成上电，图纸34页。 ★ 至此主板的上电已完成，ATX发出VCC3、VCC、+12V等主供电，最后延迟几百 毫秒从灰线发出ATXPWOEROK信号，高电平。 ◆ 需要注意的是，CMOS电路有问题，一般不会引起不上电，但会导致不跑码。有 少部分主板，CMOS电路不正常，也会导致不上电。 二、供电部分 1、 内存供电： ★ 由PWM芯片RT9214产生，受控于SLP_S5#信号。也就是说，只有南桥把 SLP_S5#信号置为高电平时内存供电才会出来。我们知道，在S3状态时，SLP_S5#信号高电 平，SLP_S3#信号低电平，由于RT9214第1脚采用+5V_DUAL供电，所以此时RT9214芯片还 是工作的，内存还有供电。此外，另一路供电+1.8VDIMM_FB送至43页的IT8266超频芯片， 该芯片没有装，所以这路供电没有采用。 ★ 内存供电1.8V_SUS产生后还会经过两个NPN三极管同相产生MEM_VLD送 至桥，作反馈，这个信号相当于内存供电的PG信号，高电平有效。 2、 桥供电：NV桥有VCC3、VCC5、+1.5V主供电，它们都不受时序控制。 ★ VCC3由电源橙色3.3V经过电阻送至桥。 ★ VCC5由电源红5V经过电阻送至桥。 ★ +1.5V由PWM芯片RT9214产生，RT9214只要1、5、7引脚高电平就会正 常工作，这些引脚在ATX发出主供电后就正常。 3、 CPU供电：采用PWM芯片ISL6566，此芯片工作原理是：VCC、PVCC、VCORE_EN、 VID组合。其中VCC、PVCC由ATX经过电阻直接提供，VID组合在内存供电正常后由 CPU内部的VID控制器发出，而VCORE_EN则由桥提供。 ★ 桥必须先收到PWRGD信号以及本身主供电满足才发出VCORE_EN。PWRGD 信号由ATXPWROK信号经过电阻分压而得到。图中PWRGD_PS即ATXPWROK，CK8_PWRGD即桥 PWRGD。 ★ PWM芯片ISL6566工作条件满足，控制MOS产生CPU供电，最后发出 CPU_VREGPWRGD信号给桥。 4、 桥收到ISL6566的CPU_VREGPWRGD信号后，发出HTVDD_EN去开启总线供 电。 ★