TMS320C54xDSP CPU与外设.pdf

TMS320C54x DSP CPU 与外设 TMS320C54x DSP CPU 和外设 第一章 综 述 1 总线结构 C54x 包括 8 条 16 比特宽度的总线，其中：  一条程序总线（PB ）  三条数据总线（CB 、DB 、EB ）  四条地址总线（PAB 、CAB 、DAB 、EAB ） 2 CPU C54x 的 CPU 结构包括：  40 比特的 ALU ，其输入来自16 比特立即数、16 比特来自数 据存储器的数据、暂时存储器、T 中的 16 比特数、数据存储 器中两个 16 比特字、数据存储器中 32 比特字、累加器中 40 比特字。  2 个 40 比特的累加器，分为三个部分，保护位（39 －32 比特）、 高位字（31 －16 比特）、低位字（15 －0 比特）。  桶型移位器，可产生 0 到 31 比特的左移或 0 到 16 比特的右 移。  17×17 比特的乘法器  40 比特的加法器  比较选择和存储单元 CSSU  数据地址产生器 DAGEN 第2 页 TMS320C54x DSP CPU 和外设  程序地址产生器 PAGEN 3 外设 C54x 包括：  通用 I/O 引脚，XF 和BIO  定时器  PLL 时钟产生器  HPI 口，8 比特或 16 比特  同步串口  带缓存串口，BSP  多路带缓存串口，McBSP  时分复用串口，TDM  可编程等待状态产生器  可编程 bank －switching 模块  外部总线接口  IEEE1149.1 标准 JTAG 口 第二章 存储器 一般而言，C54x 的存储空间可达 192K16 比特字，64K 程序空间， 64K 数据空间，64KI/O 空间。 依赖其并行的工艺特性和片上 RAM 双向访问的性能，在一个机器 周期内，C54x 可以执行 4 条并行并行存储器操作：取指令，两操作 第3 页 TMS320C54x DSP CPU 和外设 数读，一操作数写。 使用片内存储器有三个优点：高速执行（不需要等待），低开销， 低功耗。 1 存储空间分配图（以 C549 为例） 程序空间 程序空间 数据空间 地址 地址 地址 0000 0000 0000 保留（OVLY＝1） 保留（OVLY＝1） 内存映象存储器 或 或 005F 0060 外部（OVLY＝0） 外部（OVLY＝0） 暂时存储器 007F