RISC技术的的设计技巧.docVIP

RISC技术的设计技巧 RISC的设计原则是使系统设计达到最高的有效速度，将那些能对系统性能产生净增益的功能用硬件实现．其余大部分都用软件实现．它排除了那些实现复杂功能的复杂指令，所谓。精简并不是简单的减少．而是保留经验证明的能提高机器性能的指令，另外还将编译器作为机器的功能．而且RISC微处理器使编译器能够直接访问基本的硬件功能,RISC设计的基本目的在于使计算机结构更加简单、更加合理、更加有效．指令经过精简后．计算机体系结构自然趋于简单．在这个基础上，还必须克服CISC的许多缺点．使得计算机速度更快，程序运行时间缩短．这样．RISC才能以崭新的面貌出现． 自从80年代中期RISC结构的计算机商品化以来，全世界几乎所有计算机系统制造厂商都竞相采用，半导体厂商也不断研制性能越来越强、集成度越来越高的RISC微处理器，甚至一向以发展CISC而著称的Motoro1a和Intel公司也同时发展RISC微处理器产品系列．RISC不是一个产品而是一种设计技术．人们可以根据不同要求选择使用这些设计技术用于各类计算机系统中，以利于改善和提高机器性能．RISC技术的主要设计技巧及其特点分述如下． 1　短周期时间 为了指令的快速执行，就必须快速选择译码和减小寄存器存取时间，尽量采用先进工艺技术以缩短机器周期时间，也即提高机器的工作频率．2　单周期执行指令　由于RISC微处理器的指令经过精选，所有指令长度都相同．大多数指令都能在-个机器周期内执行完．实际上，大多数RISC微处理器在没有增加并行技术时，平均每条指令执行时间为1.25-2个机器周期时间，而CISC微处理器在相同工艺技术条件下平均执行每条指令需5-8个机器周期时间，RISC微处理器力求达到每一个机器周期时间执行一条指令．单周期执行指令是RISC微处理器性能增强的基础．必须简化指令系统和采用流水线技术．3 load(取)／Store(存)结构　每当一条指令得要访问主存信息时．机器的执行速度将会降低．RISC的load／restore指令只有在访问内存时才使用，所有其它的指令都是在寄存器内对数据进行运算．一条存取数指令(load)从内存将数据取出放到寄存器中，在那里可以对数据进行快速处理，并把它暂存在寄存器里，以便将来还要使用．在适当的时候．一条存数指令(store)可将这个数据送回到它在内存中的地址中去．CISC微处理器支持那些直接从内存处理信息的指令．这些指令需要多个机器周期时间才能完成．R15c的设计技术与CISC的设计技术相比．有大量寄存器．由于允许数据在寄存器中保留较长的时间．这样就减少了存／取指令对内存访问的需要．在寄存器中．每当再被使用时不必再次访问内存．这种Load／restore结构通过寄存器对寄存器进行操作的方式乃是获得单周期执行的关键．4　简单固定格式的指令系统　所有指令采用32位固定长度，寻址方式不超过三种，简化了逻辑和缩短译码时间．确保单周期执行指令，同时也有利于流水线操作的执行．这是由于指令的固定格式保证指令译码和取操作能同时进行． 5　不用微码技术　由于RISC的设计采用简单．合理的指令系统和简化的寻址方式．所以排除微代码设计技术．也即不采用微码只读存贮器(ROM)，而是直接在硬件中执行指令，这意味着省去将机器指令转换成原始微码这一中间步骤，这也就减少了执行一条指令所需要的机器周期个数，这也就节省了芯片的空间使得可以利用这些节省下来的芯片空间扩展微处理器功能．6　大寄存器堆 RISC微处理器中大量的计算都在ALU高速寄存器中执行．由编译器产生、分配和优化寄存器的使用．从而简化流水线结构和使指令周期降到最小，同时又不访问内存．允许调用的嵌套执行，但这也增加ALU周期中的寄存器存取时间和一些选址机构．因此在任务变换中需要较高的开销．7　哈佛(Harvard)总线结构　采用指令和数据高速缓存(cache)，利用双总线动态访问机构．填人执行程序有利于单周期执行指令，又可双倍增加数据带宽以提高数据吞吐置．在片高速缓存容量的增加将占较大芯片空间，而脱片cache也将增加存取延迟时间．8　高效的流水线操作　当前不论什么结构的微处理器都毫无例外地采用流水线技术，以达到高速执行指令的能力，因为流水线的每一级都负责执行一个单个的操作段．比如、指令译码或取操作数。实际上一个流水线微处理器是在同一时刻对数条指令进行操作．CISC微处理器执行指令时效率低，甚至有时会使执行过程处于短暂的停滞状态．例如，当处理器遇到一条执行时间比预定时间要长的指令，它必须延长这条指令的操作．这样就要阻止其它指令在流水线中正常执行流水线操作，直到这条长指令的完成．这种状态除了降低了执行指令效率外．还迫使设计者将处理器的微结构在硬件上设计得更加复杂，以便对付这些问题．而在RISC微处理器设计中，它