基于FPGA 的128入128出的T-S-T时分交换网络接口.pdf

基于FPGA 的128入128出的T-S-T时分交换网络接口 一．设计规范： 1．功能定义 1.1 总体功能描述 本项目完成一个128路E1输入，128路E1输出的T-S-T交换网络。T-S-T交换网络 由输入级T接线器（TA）、输出级T接线器（TB）和中间接有S型时分接线器组成。 本设计的基 功能是实现128 路串行数据输入到128 路串行数据输出任意路任 意时隙的交换。在这 128 路串行数据中分成16 组，每组8 路，即8 路E1 为一组。 任何一路的任一时隙的数据可以交换到其他路的任意时隙中去。通过CPU 的写读控 制，对设计中的配置寄存器进行配置，使其实现任意路任意时隙交换的控制。 本设计采用写—读方式的T-S-T 交换网络。即输入级T 接线器是写入控制，输 出级T 接线器是读出控制，S 接线器是输出控制。每个存储器的容量都是256 个单 元，在S 接线器中传输的是并行码。这样话音信息存于那个单元是由CPU 控制的， 它完 可以避免在通话过程中是否会遇到损坏单元。同时，为了节省存储空间，我 们选择的控制存储器合用，在写-读模式下，只需将话音存储器的地址线的最高位取 非即可完成存储器的合用。 关键算法: 假如是HWm1TSm2—HWn1TSn2 之间的通信交换，m1 除以8 的整数为 p1,余数为q1。n1 除以8 的整数为s1,余数为t1。则CPU 只要对p1 片输入级控制存 储器的m2*8+q1 地址单元写入p1 片输入级话音存储器中空闲单元的一个地址h1， 再对s1 片输入级控制存储器的n2*8+t1 地址单元写入h2(h2 是h1 的最高位取非后 的结果，原因是为了节省电路)，就能将HWm1TSm2—HWn1TSn2 之间的通信交换的话 音链路连接起来。 1.2 整体设计框图： PDF 文件使用 pdfFactory Pro 试用版 创建 Count_bit_8 FP Count_ts_32 T T Hw_in0 Hw_out0 型 型 网 网 Data Data Hw_in7 络 络 Hw_out7 S 型 网络 Data Data FP T T Hw_in120