计算机组成kaoshi.docVIP

若某计算机的主频为800MHz，每个CPU周期平均包含4个主频周期，每个指令周期平均有3个CPU周期，问： （1）该机平均指令的执行速度为多少MIPS（百万条指令每秒）？ （2）若主频提高到1000MHz，每个CPU周期平均包含2个主频周期，采用流水线方式，每个指令周期平均为1.2个CPU周期，则平均指令的执行速度又是多少MIPS？ 答案: 1）因为机器主频为f＝800MHz，所以主频周期T＝1/(800×106) ＝0.00125(μs)，每个CPU周期平均包含4个主频周期，所以CPU周期 TCPU＝4 T＝4×0.00125(μs)＝0.005(μs) 指令周期 T指令＝3 TCPU＝3×0.005＝0.015 (μs) 则指令的执行速度V1＝1/ T指令＝1/0.015 (μs) ＝66.7 (MIPS) （或800÷（4×3）=66.7 (MIPS) ） （2） 1000÷（2×1.2）=416.7 (MIPS) 设机器字长为8位（运算时为9位），已知二进制数X＝－101101，Y＝100110，试用双符号位补码求X＋Y和X－Y的值，要求写出计算机中的运算步骤，并指出是否有溢出。 答案: ? 32位的微处理器，它有16位外部数据总线，总线的时钟频率是40MHz，假定一个总线事务的最短周期是4个时钟周期，问这个处理器的最大数据传输率是多少？如果将数据总线的宽度扩展为32位，那么处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？ 一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R1为变址寄存器，R2为基址寄存器，PC为程序计数器，请写出下表中各种寻址方式名称。 OP I X D ???? 寻址方式名称 ????????? I ??????????? X ????? 有效地址E 立即寻址 ????????? 0 ?????????? 00 ??? E=D 相对寻址 ????????? 0 ?????????? 01 ??? E=（PC）+D 变址寻址 ????????? 0 ?????????? 10 ??? E=（R）+D 寄存寻址 ????????? 0 ?????????? 11 ??? E=（R）+D，D=0 直接寻址 ????????? 1 ?????????? 00 ??? E=（D） 相对间接寻址 ????????? 1 ?????????? 01 ??? E=（（PC）+D） 变址间接式 ????????? 1 ?????????? 10 ??? E=（（R）+D） 寄存器间接寻址 ????????? 1 ?????????? 11 ??? E=（（R）+D），D=0 立即寻址相对寻址变址寻址寄存寻址直接寻址寄存器间接寻址4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问： (1) 流水线操作的时钟周期应设计为多少？ 1)?流水线的操作时钟周期?t应按四步操作中最长时间来考虑,?所以t=100ns (2) I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) → R3的操作；后者完成 (R3) - (R5) → R5的操作，问是否发生数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？ (3) 如果在硬件设计上加以改进，至少需推迟多少时间？ (3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns(1) 流水线操作的时钟周期应设计为17ns。 (2) 发生数据相关。假设在硬件上不采取措施，那么第I+1条指令要推迟两个时钟周期即34ns进行。 (3) 如果硬件上加以改进20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问 1）该存储器能存储多少个字节的信息？ 2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？ 3）画出该存储器的组成逻辑框图。 解：（1）∵ 220= 1M，∴ 该存储器能存储的信 息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3） 需要1位地址作为芯片选择。 存储器容量为64M字，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少？ 答案: q=64位×8=512位 顺序存储器和交叉存储器读出8个字的时间分别是： t2=mT=8×100ns=8×10-7 (s) t1=T+ (m-