班路抢答器设计方案.docVIP

一、实验目的 1．学习智力竞赛抢答器电路的工作原理。 2．学习综合数字电子电路的设计、实现和调试方法。 二、实验内容和要求 设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。 要求：每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。在此基础上再增加计分电路和犯规电路。 三、设计思路 可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ。整个系统的组成框图如图5-5-8所示。 图--1 智力竞赛抢答器系统框图 四、电路设计 图--2 1．电路设计指标 I．本抢答器最多可提供4名参赛选手使用，编号为1~4号，各队分别用一个按钮（S1~S4）控制，并设置一个系统清零和抢答控制开关S5，该开关由主持人控制。 II．抢答器具有数据锁存功能，并将锁存数据用发光二极管指示灯显示出来，同时蜂鸣器发出间歇式声响，主持人清零后，声音提示停止。 III.抢答先后的分辨率为1ms。 IV.开关S5作为清零及抢答控制开关（有主持人控制），当开关S5被按下时，抢答电路清零，松开后则允许抢答，输入抢答信号由抢答按钮的S1~S4实现。 V.有抢答信号输入时，有数码管显示出相应组别的号码。此时再按其他任何一个抢答开关均无效，指示灯依旧保持第一个开关按下时所对应的状态不变。 VI.能完成由主持人控制的30秒倒计时，有抢答信号输入后计时器停止。 VII．能完成定时器复位，启动，暂停/继续计数。 VIII．能完成对每个选手抢答次数的记录，并可复位。 2．仿真电路组成 （1）四路抢答器原理 见图--3 图--3 该电路由四个D触发器、与非门及脉冲触发电路等组成。其中S1，S2，S3、S4为抢答人按钮，S5为主持人复位。74LS175为四D触发器。 无人抢答时，S1~S4均未被按下，1D~4D均为低电平，在555定时器电路产生时钟脉冲作用下，1Q立即变为高电平，对应指示灯X1发光，同时数码管显示为1，将555定时脉冲封锁，此时送给74ls175的CLK端不再有脉冲信号，所以74LS175输出不再变化，其他抢答者再按下按钮也不起作用，从而实现了抢答。若要清除，则由主持人按S5按钮完成，并为下一次抢答做好准备。 （2）定时器实现 ①秒脉冲发生器由555定时器和外接元件R1、R2、C构成多谐振荡器。F=1Hz 定时器电路见图--4 图--4 ②计数器由两片74LS192同步十进制计数器构成 利用错位输出端BO于下一级DOWN相连 30循环设置为，十位片DCBA=0011 个位片DCBA=0000 ③译码及显示电路有译码驱动器74LS48和7段数码管组成 ④控制电路 与非门U20A和U21A组成RS触发器，实现计数器复位、计数和保持30 电路如图--5所示 图--5 （3）计数电路 计数器由74LS192构成 置数输入端接地，up端接选手输入信号，当有信号输入是加一，load端接电源和复位开关用于复位，down加开关控制计数器的减法， 电路如图--6 图--7 （4）完整电路 见图--8 图--8 1 JSXS1 JSXS0 计时显示译码 电路 LOAD L1 L0 CLK EN 计时 电路 ADD SCOREA SCOREB SCOREC SCORED 计分 电路 组别显示 组别显示译码 电路 ALED BLED CLED DLED 抢答 鉴别 电路 CLR A B C D 选手抢答按键 主持人控制 抢答控制器 定时器 倒计时器 声提示 显示时间 计分器