CCSDS标准低并行度高速LDPC编码方案.pdfVIP

Communicationand Network CCSDS标准低并行度高速 LDPC编码方案 燕 威 。，朱 岩 (1．中国科学 院国家空间科学 中心 ，北京 100190；2．中国科学 院大学 ，北京 100190) 摘 要 ：提 出了一种 基于 CCSDS标准的低并行度 高速 LDPC编码 结构设计方案 。该编码 结构通过对输入 的待 编码信 息 插 “0”和 改变校验矩阵的循环子矩阵结构实现 了CCSDS标准 中的7／8码率编码方案 的奇偶并行编码 ，且编码 结果奇偶 并行输 出。在编码器的编码速率需求和编码器 实现 的硬件 资源开销上达到平衡 。仿真和实现 的结果表 明，该低并行度编 码结构 的设计相对于其他 7／8码率 串行编码 结构设计 ，在增加少量 的硬件开销 的条件下 ，获得双倍 的编码速率。 关键词 ：CCSDS标准 ；低并行度 ；7／8码率 LDPC编码 中图分类号 ：TN911．22 文献标识码 ：A DOl：10．16157 issn．0258—7998．2017．07．025 中文引用格式 ：燕威 ，朱岩．CCSDS标准低并行度高速 LDPC编码方案 [J】．电子技术应用 ，2017，43(7)：96—99，109． 英 文 引用 格 式 ：YanWei，ZhuYan．Anencoderarchitectureschemewithlow parallelandhighspeedforLDPCcodesbasedCCSDS standard[J]．ApplicationofElectronicTechnique，2017，43(7)：96—99，109． An encoderarchitecture schemewith low parallelandhigh speed forLDPC codesbased CCSDSstandard Yan Wei一．Zhu Yan (1．NationalSpaceScienceCenter，ChineseAcademyofScience，Beijing100190，China； 2．UniversityofChineseAcademyofScience，Beijing100190，China) Abstract：An encoderarchitecturewith low parallelofrLDPC codesbased CCSDS standard is proposed in this paper．By filling “0”and changing the cyclic-matrix structure，the proposed scheme implementsa low parallelcodingofrthe7／8 rate LDPC which recommended by CCSDS．The proposed architecture achieves a balance between encode speed and hardware overhcad．The results ofsimulation and implements show thatthe lOW paralle1architecture has a betterencode efficiency and higherencode speed while increasinga few hardware cost． KeyWOrds：CCSDS standard；low parallelarchitecture；7／8rateLDPC code 0 引言 7154)码[21为例 ，输入 7154位待编码信 息位 ，编码产生 空 间咨询数 据委 员会 (CCSDS)推荐 7／8码率 LDPC 1022位奇偶校验位 ，编码输 出为 8176位系统码 。 码…作为近地空间通信信道编码方案[2-5]。这种 LDPC码