面向fpga的低功耗多路选择器设计方法-中南大学学报.pdf

第 45 卷第 5 期 中南大学学报(自然科学版)  Vol.45  No.5  2014 年 5 月  Journal of Central South University (Science and Technology)  May2014  面向 FPGA 的低功耗多路选择器设计方法 1, 2  1  1  1  李列文  ，桂卫华  ，阳春华  ，胡小龙  (1.  中南大学 信息科学与工程学院，湖南 长沙，410075；  2.  长沙师范学院 电子信息工程系，湖南 长沙，410100)  摘要：针对现场可编程门阵列(FPGA)因集成度与速度提高引起的功耗问题，提出一种适合于 FPGA 的低功耗多路 选择器设计方法。该方法基于 FPGA 中被使用的多路选择器内存在大量闲置晶体管这一现象，采用反向衬底偏置 技术对被使用多路选择器中闲置晶体管的泄漏电流进行优化。仿真结果表明：与传统结构多路选择器相比，在保 证其他性能的前提下，采用该方法设计的多路选择器泄漏功耗可降低约 28.97%。此外，该方法也可应用于 FPGA  中未被使用多路选择器泄漏电流的优化，可以进一步大幅度降低 FPGA 的静态功耗。 关键词：低功耗；多路选择器；反向衬底偏置技术；现场可编程门阵列 中图分类号：TN402  文献标志码：A  文章编号：1672−7207(2014)05−1496−07  Design of low­powermultiplexers for FPGA  1, 2  1  1  1  LI Liewen  , GUI Weihua , YANG Chunhua , HU Xiaolong  (1.School of Information Science and Engineering,Central South University, Changsha 410075, China;  2. Department of Electronic Information Engineering, Changsha Normal University, Changsha 410100, China)  Abstract: Aiming at the increasingly serious power dissipation problem of field programmable gate array(FPGA) caused  by their growing integration and speed, a new design method for multiplexers suitable for FPGAwas proposed. Based on  the phenomenon of the used multiplexers in FPGA containing many idle transistors, the proposed method reduces the  leakage power dissipation of idle transistors in multiplexer by using reverse body bias technique. The simulation results  show that the leakage power of multiplexers de