数字电路与逻辑设计教学资料-第5章 时序逻辑电路.docVIP

第五章：习题 1．已知双门锁存器如图5所示，试写出该锁存器的特性方程。 图5 题1图 解：先写出电路特性表。 A B Qn Qn+1 A B Qn Qn+1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 卡诺图 2．图5（a）所示的为由D锁存器和门电路组成的系统，锁存器和门电路的开关参数如下： 锁存器传输延时tpd（DQ）=15ns， tpd（CQ）=12ns，建立时间tSU=20ns；保持时间tH=0ns。与门的传输延迟时间tpdAND=16ns，或门的传输延迟时间tpdOR=18ns，异或门的传输延迟时间tpdXOR=22ns。 （1）求系统的数据输入建立时间tSusys； （2）系统的时钟及数据输入1的波形如图5（b）所示。假设数据输入2和数据输入3均恒定为0，请画出Q的波形，并标明Q对于时钟及数据输入1的延迟。 （a） （b） 图5 题2图 解：（1）系统的数据输入建立时间tSUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=tpdOR+tpdXOR+ tSU - tpdAND =18ns+22ns+20ns-16 ns =44ns。 （2） 3．由JK触发器和D触发器构成的电路如图5（a）所示，各输入端波形如图5（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。 （a） （b） 图5 题3图 解： 根据电路波形，它是一个单发脉冲发生器，A可以为随机信号，每一个A信号的下降沿后；Q1端输出一个脉宽周期的脉冲。 4．分析图5示电路，要求： （1）写出JK触发器的状态方程； （2）用X、Y、Qn作变量，写出P和Qn+1的函数表达式； （3）列出真值表，说明电路完成何种逻辑功能。 图5 题4图 解：（1） （2） X Y P X Y P 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 （3）串行加法器 5．试分析如图5同步时序逻辑电路，并写出分析过程。 图5 题5图 解：（1）写出驱动方程 （2）写出状态方程 ，， （3）列出状态转换真值表 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 （4）画出状态转换图 （5）自启动校验，能够自启动 （6）结论：具有自启动能力的同步五进制加法计数器。 6．同步时序电路如图5所示。 （1）试分析图中虚线框电路，画出Q0、Q1、Q2波形，并说明虚线框内电路的逻辑功能。 （2）若把电路中的Y输出和置零端连接在一起，试说明当X0X1X2为110时，整个电路的逻辑功能。 图5 题6图 解：（1）写出每级触发器的状态方程 ，， 分析后，其状态转换图为： 所以波形图为： 电路是一个同步五进制可以自启动的加法计数器 （2），当X1X2X3=110时，，当Q2Q1Q0出现011状态时，使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器。 7．由四位二进制计数器74LS161和4位比较器74LS85构成的时序电路如图5所示。试求： （1）该电路的状态转换图； （2）工作波形图； （3）简述电路的逻辑功能； （4）对电路做适当修改，实现N（N＜16）进制计数 。 图5 题7图 解：（1） （2） （3）11进制加法计数器 （4）将N从74LS85的B3B2B1B0输入即可。