ZVS 全桥调试指南AN1262 Intersil.pdfVIP

针对 ISL6752、ISL6753 ZVS 全桥控制器的设计 应用笔记 2006年 8月 15日 AN1262.0 前言 ZVS（零电压开关）全桥拓扑已经出现多年，并且已成为业界主流。这种结构的主要缺点就 是需要一个附加的特定波形发生器来生成正确的栅极驱动信号。使用英特矽尔半导体 （Intersil）公司的 ISL6752和 ISL6753 等器件，就可以克服上述缺点。使用这些器件，不 仅可以使设计人员简化 ZVS 全桥控制器的设计，还可以带来额外的好处。 适用范围 本文提供了在使用 ISL6752和 ISL6753 等器件设计 ZVS 全桥结构时的一些有用信息和技巧， 这些技巧包括设置谐振时间和同步整流器时序。更多有用信息，请参阅应用笔记 AN1002 和 AN1246。 谐振时间和能量 对 ZVS 全桥结构进行的关键操作之一就是基于谐振时间要求来设置打开下管的延时。这个操 作可以通过调节该 IC 上的 RESDEL 管脚上的电压来实现。在初始时刻，在变换器上电之前， 将RESDEL管脚上的电压设置为1.8V，这样就在上管关断与下管打开之间设置了较大的延时。 推荐在这个过程中，暂时禁用同步整流器。禁用的方法，参见第三页的“同步整流器”一节。 上述调整步骤完成后，缓慢增加 ZVS 全桥的供电电压，保持负载处于最小的电流状态。同时 监测上管的栅－源压降和对角位置的下 MOSFET的栅－源、漏－源压降。图 1 给出了 ZVS 全 桥上的电压波形。 Upper MOSFET：上管 Lower MOSFET：下管 Lower MOSFET D－S voltage：下管 D－S 压降 Resonant Delay：谐振延时 Resonant Cycle： 谐振周波 On：开 Off：关 Time ：时间 图 1 谐振延时和转换 下管漏－源之间的压降波形应该能够清楚的看出谐振周波，下管打开的时间故意滞后于谐振 过渡的时段。如果没有看到谐振周波，略微增大负载电流。谐振是由于变压器的漏感和漏源 寄生电容导致的。该电容取决于 MOSFET 的电容大小。 谐振周波的幅度取决于负载和存贮于漏感能量大小。图 2 给出了不同负载大小对谐振周波幅 度的影响。 Lower MOSFET D－S voltage：下 MOSFET的 D－S 压降 Increasing Load：负载增大 Time：时间 图 2 增加负载后的谐振周波 随着负载的增大，会有更多的能量对电容进行充放电，这样就会存在一个点，在该点处下管 的漏－源压降达到 0V。这就是实现 ZVS 临界负载。当负载进一步增大的时候，电流就开始 流经管子的体内二极管，从而钳位在电路的地电平上。图 3 表明了当存在过多的 ZVS负载电 流的时候，对谐振周波幅度的影响。下管漏－源压降波形，在谐振周波 0V 附近展宽。 Lower MOSFET D－S voltage：下管 D－S 压降 Increasing Load：负载增大 Time：时间 Body Diode Conducting：体二极管导通 图 3 超过临界负载时的谐振周波 在体二极管导通的这个时间段内，多余的能量返回至源极，但是会在体二极管内有耗散。谐 振电流流经内部的体二极管，在电流反向的时候会表现出反向恢复的特性。理想的情况是， 谐振能量尽可能的大，这样就使得最小 ZVS 负载电流尽可能的小。但是，一旦超过最小 ZVS 负载电流，多余的谐振能量就会带来不利因素，并不需要多余的能量。谐振电流可以大到能 够影响电流传感信号的程度，表现为上升电流毛刺，但是进一步观测表明，这个毛刺信号是 正弦型的，而不是一个毛刺尖峰。已经开发出了相应的电路来调整存贮的