北京理工大学数电期末试卷{含答案}.docxVIP

PAGE  PAGE 9 课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 普通TTL门电路；b）普通CMOS门电路；c）OC门；d）三态输出门；e）OD门。 2．一个4位D/A转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压VREF = 6V，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V。 3．存储容量为2K×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K×4位的RAM来实现上述存储容量，需要4 片。 4．A/D转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM设计的组合逻辑电路如图T1所示，写出逻辑函数和的表达式。 = ∑(m1,m2,m6) ，= ∑(m0,m1,m5) 。 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1． 2．，约束条件：B C+ACD=0 答案略 三、（10分） 已知图T3中（a）（b）（c）为TTL门电路，（d）（e）为CMOS门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 （a） 高电平 VL代表低电平（b）cmos，ABCD （c）高阻 （d） CMOS 高阻 （e）高电平 图T3 四、（10分） 试用一片4位并行加法器74LS283（图T4）和异或门设计一个加/减法运算电路。当控制信号M=0时，实现输入的两个四位二进制数相加（Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0）；当M=1时，实现输入的两个四位二进制数相减（Y3Y2Y1Y0=A3A2A1A0-B3B2B1B0）。 图T4 关键：减法为补码+1 异或 异或 异或 异或 M A B C D 五、（10分） 编码器74LS148和数据选择器74LS151构成的逻辑电路如图T5所示， 当输入，，试分别写出所示电路输出F的表达式（要求有分析过程）。74LS148和74LS151功能表分别如表T5-1和T5-2所示。 表T5－1 74LS151功能表 输入输出 Y1×××00000D00001D10010D20011D30100D40101D50110D60111D7 图T5 表 T5－2 74LS148功能表 输入输出1××××××××11111011111111111010×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×01111111101000111111111110个人建议将常用器件逻辑关系式记下来 可以知道74LS148编码器，74LS151数据选择器 对于数据选择器 简单可知，例如输出D0就是A2A1A0,对于D1就是A2A1A0 那么我们简单写出其逻辑表达式 F