集成电路复习知识点.docxVIP

填空题：1.集成电路的加工过程主要是三个基本操作，分别是：形成某种材料的薄膜薄层,在各种薄膜材料上形成需要的图形，通过掺杂改变材料的电阻率或杂质类型。2.MOS晶体管的工作原理是利栅极与衬底之间形成的电场，在半导体表面形成反形层使源、漏之间形成导电沟道。3. 用CMOS电路设计静态数字逻辑电路，如果设计与非逻辑下拉支路应该是串联，如果设计或非逻辑下拉支路应该是并联。4. MOS存储器主要分为两大类，分别是：ROM和RAM。5. CMOS集成电路是利用NMOS和PMOS的互补性来改善电路性能的，因此叫做CMOS集成电路。在P型衬底上用N阱工艺制作CMOS集成电路。6.等比例缩小理论包括恒定电场等比例缩小定律、恒定电压等比例缩小定律、准恒定电场等比例缩小定律。7.1947年巴丁、肖克莱、布拉顿发明了半导体晶体管，并因此获得了1956年的诺贝尔物理学奖，1958年美国德州仪器公司的基尔比发明了第一块集成电路，并获得2000年诺贝尔物理学奖。8.静态CMOS逻辑电路中，一般PMOS管的衬底接电源电压，NOMS管的衬底接地电压；NMOS下拉网络的构成规律是：NMOS管串联实现与操作；NMOS管并联实现或操作；PMOS上拉网络则是按对偶原则构成，即PMOS管串联实现或操作；PMOS管并联实现与操作。9.集成电路中非易失存储器包括三种，即：不可擦除ROM、EPROM、E2PROM。10. 集成电路产业按照职能划分为设计、制造、封装三业。11.CMOS逻辑电路的功耗由三部分组成：动态功耗Pd、开关过程中的短路功耗PSC、静态功耗Ps。12. 时序电路的输出不仅与当前的输入有关，还与系统原来的状态有关。13.集成电路的设计方法可分为三种，即：基于PLD的设计方法、半定制设计方法、定制设计方法。判断题：1．N阱CMOS工艺是指在N阱中加工NMOS的工艺。（）2.非易失存储器就是只能写入，不能擦除的存储器。（）3.用二极管在电路中防止静电损伤就是利用二极管的正向导电性能。（√）4.DRAM在存储的过程中需要刷新以保持所存储的值。（√）5.MOS晶体管与BJT晶体管一样，有三个电极。（）6.为保证沟道长度相同的PMOS管和NMOS等效导电因子相同，PMOS管的沟道宽度一般比NMOS管的大。（）7.集成电路是以平面工艺为基础，经过多层加工形成的。（√）8.非易失存储器就是只能写入，不能擦除的存储器。（）9.DRAM在存储的过程中需要刷新以保持所存储的值。（√）10.用于模拟集成电路设计的SPICE模型中的“SPICE”是Simulation Program with Integrated Circuit Emphasis的缩写。（√）11.N阱CMOS工艺是指在N阱中加工NMOS的工艺。（）12.ESD保护的定义为：为防止静电释放导致CMOS集成电路失效所采取的保护措施。（√）13. 用二极管在电路中防止静电损伤就是利用二极管的正向导电性能（√）简答题:请画图并解释N阱CMOS结构中的闩锁效应。在n阱CMOS中PMOS管的源、漏区通过n阱到衬底形成了寄生的纵向PNP晶体管，而NMOS的源、漏区与P型衬底和n阱形成寄生的横向NPN晶体管。PNP晶体管的集电极和NPN晶体管的基极通过衬底连接，同时NPN晶体管的集电极通过阱和PNP晶体管的基极相连，从而构成交叉耦合形成的正反馈回路，一旦其中有一个晶体管导通，电流将在两支晶体管之间循环放大，使电流不断加大，最终导致电源和地之间形成极大的电流，并使电源和地之间锁定在一个很低的电压，这就是闩锁效应假设有两个逻辑信号A、B，在某状态下A的上升沿先于B的上升沿到达图1所示电路，为了使电路得到最好的瞬态特性，请在图1中标注出A、B接入方法，并解释其原因。AB答：将先到达的逻辑信号A接于靠近地线的NMOS管MN1的栅极上，将有利于使先到达的信号A对串联支路的中间结点寄生电容放电，其原因是只有中间结点的电容放电后，才能使输出结点寄生电容放电，这样有利于提高电路的响应速度。3.概括版图设计规则的三种尺寸限制。1)各层图形的最小尺寸即最小线宽2)同一层次图形之间的最小间距3)不同层次图形之间的对准容差或套刻间距请给出六管SRAM单元电路图，并说明读写操作过程。写操作：某单元写入信息时，该单元的字线为高电平，使门管M5 和M6 导通。若写入“1”则VBL =VDD ，V(BL)’=0，使V1 充电到高电平，V2充电到低电平，写入信息。读操作时，位线BL,(BL)’都预充电到高电平VDD ，同时通过行译码器使该单元字线为高电平。若读“1”，V1 =VOH ，V2 =0，使M1 截止，位线BL不能放电，M2和M6 导通，对位线（BL）’放电。若读“0”，则对位线（BL）’保持高电平，而BL通过M5 和M6放电综合题:请在图3中补画实