clock（时钟）.docVIP

clock（时钟） 模块的时钟（clk50m，模式，转向，改变，mreset，led_hour1，led_hour0，led_minu1，led_minu0，led_sec1，led_sec0，警报，ld_alert，ld_check，ld_hour，ld_min，ld_sec）； （* chip_pin =“R3”*）输入clk50m； （* chip_pin =“T29”*）输入模式； （* chip_pin =“T28”*）输入转； （* chip_pin =“U30”*）输入变化； 输入时钟，恩，恒源鑫，SYX，RST，CLK2、铁合金厂、型、KK、AA； 输出的孬种； 输出[3:0] DSEC，秒，B，C，D，E，F，G，H； reg [3:0] CN，DCN，XH，寒，NF，DNF，NS，DNS； reg [3:0]秒，腐解； reg [7:0] QR，QY，QN，数据； reg CLKN，CLKY； reg [3:0] A，B，C，D，E，F，G，H； reg孬种； 注册minclk，hourclk，dayclk，monthclk，yearclk； 显示模块 永远@（KK） 开始 如果（KK） 开始 =寒； B = XH； C = DCN； d = cn； e = DNS； f＝ns； G = DNF； h＝NF； 结束 其他的 开始 = QN [ 4 ]； B＜＝QN [3:0]； c＝0； D = QY [ 4 ]； E≤QY [3:0]； f＝0； G = QR [ 4 ]； H≤QR [3:0]； 结束 结束 秒计数和秒校正模块 总是@（posedge clk或negedge RST） 开始 如果（！RST） 开始 SEC [3:0] = 4b0000； 普查局公布的[3:0] = 4b0000； 结束 其他的 开始 如果（= = 1 1） 开始 如果（SEC [3:0] = = 9） 开始 SEC [3:0] = 0； 如果（DSEC [3:0] = = 5） 开始 普查局公布的[3:0] = 0； minclk = 1； 结束 其他的 开始 普查局公布的[3:0] = DSEC [3:0] + 1b1； minclk = 0； 结束 结束 其他的 开始 SEC [3:0] =秒[3:0] + 1b1； minclk = 0； 结束 结束 结束 结束 分计数和分校正模块 总是@（posedge clk或negedge RST） 开始 如果（！RST） 开始 DCN [3:0] = 4b0000； cn [3:0] = 4b0000； 结束 其他的 开始 如果（minclk = = 1） 开始 如果（= = 1 1） 开始 如果（CN [3:0] = = 9） 开始 cn [3:0] = 0； 如果（DCN [3:0] = = 5） 开始 DCN [3:0] = 0； hourclk = 1； 结束 其他的 开始 DCN [3:0] = DCN [3:0] + 1b1； hourclk = 0； 结束 结束 其他的 开始 cn [3:0] = CN [3:0] + 1b1； hourclk = 0； 结束 结束 结束 其他的 开始 如果（= = 0 1） 开始 hourclk = 0； 如果（Fyx） 开始 如果（cn＜9） cn = CN + 1b1； 其他的 开始 cn [3:0] = 4b0000； 如果（DCN [3:0]＜5） DCN [3:0] = DCN [3:0] + 1b1； 其他的 DCN [3:0] = 4b0000； 结束 结束 结束 结束 结束 结束 时计数和时校正模块 总是@（posedge hourclk或negedge RST） 开始 如果（！RST） 开始 XH [3:0] = 4b0000； DXH [3:0] = 4b0000； 结束 其他的 开始 如果（hourclk = = 1） 开始 如果（= = 1 1） 开始 如果（XH [3:0] = = 3和DXH [3:0] = = 2） 开始 XH [3:0] = 0； DXH [3:0] = 0； dayclk = 1； 结束 其他的 开始 dayclk = 0； 如果（XH [3:0]＜9） XH [3:0] = XH [3:0] + 1b1； 其他的 开始 XH [3:0] = 0； if (dxh [3: 0] 2) dxh [3: 0] = dxh [3: 0] + 1 b1; else dxh [3: 0] = 0; end end end end else begin if (i = = 0 = = 1 (aa) begin if (msk) begin i