洗衣机程序(Washing machine program).docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
洗衣机程序(Washing machine program)

洗衣机程序(Washing machine program) 主分频器timectr_clkdiv模块 图书馆的IEEE; 使用ieee.std_logic_1164.all; 使用ieee.std_logic_unsigned.all; timectr_clkdiv是实体 端口( 在std_logic SYSCLK; clk_01:出std_logic); 最终实体timectr_clkdiv; timectr_clkdiv RTL的建筑 信号DIV1:std_logic_vector(3到0):=“0000”; 除以256个计数器 信号格式:std_logic_vector(7到0):=; 除以10个计数器 信号div3:std_logic_vector(1到0):=“00”; ——分3计数器 信号CLK1。CLK2:std_logic; 开始 div_10:过程(CLK)是 开始 如果(clk1event和时钟= 1”)然后 如果(DIV1 =“1001”)然后DIV1 =“0000”; 其他的div = DIV1 + 1; 最后如果; 最后如果; 结束进程 CLK2 = DIV1(3); div_256:过程(SYSCLK)是 开始 如果(sysclkevent和SYSCLK = 1”)然后 DIV2 = DIV2 + 1; 最后如果; 结束进程; CLK1 =格式(7);——选择波特率 div_3:过程(CLK2)是 开始 如果(clk2event和CLK2 = 1”)然后 如果(din3 = 10’)然后div3 =“00”; 其他div3 = 3 + 1; 最后如果; 最后如果; 结束进程; clk_01 = div3(1); 终端体系结构; 定时器控制timer_ctr 图书馆的IEEE; 使用ieee.std_logic_1164.all; 使用ieee.std_logic_arith.all; timer_ctr是实体 端口(复位,SYSCLK,start_stop,mode_sel,time_sel,timer_down:在std_logic; s5min_out,s10min_out,s15min_out,start_out:出std_logic; b_out,j_out,z_out:出std_logic); 最终实体time_ctr; timer_ctr RTL的建筑 型state1type是(s_b,s_z,s_j); 型state2type是(s_15min,s_10min,s_5min); 型state3type是(s_start,s_stop); 信号状态1,nextstate1:state1type; 信号状态2,nextstate2:state2type; 信号3,nextstate3:state3type; 信号start_stop_rising,start_stop_dlayed setstart,clrstart:std_logic; 信号mode_sel_dlayed,modesel_rising,time_sel_dlayed,timesel_rising, timer_down_rising:std_logic; 信号set_5min,set_10min,set_15min,开始,set_b,set_j,set_z, timer_down_dlayed:std_logic; 开始 modesel_rising = mode_sel和(不mode_sel_dlayed); timesel_rising = time_sel和(不time_sel_dlayed); start_stop_rising = start_stop和(不start_stop_dlayed); mode_ctr:过程(modesel_rising,状态1,timer_down)是 开始 set_b = 0”;set_j = 0”;set_z = 0; 国家为例 当s_b = set_b = 1”; 如果(timer_down = 1”)然后set_b = 0”;nextstate1 = s_b; elsif(modesel_rising = 0)然后nextstate1 = s_b; 其他的 set_b = 0”;nextstate1 = s_z; 最后如果; 当s_z = set_z = 1”; 如果(timer_down = 1”)然后set_z = 0”;nextstate1 = s_b; elsif(modesel_rising = 0)然后nextstate1 = s_z; 其他的 set_z = 0”;nextstate1 = s_j; 最后如果;

您可能关注的文档

文档评论(0)

f8r9t5c + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8000054077000003

1亿VIP精品文档

相关文档