西安交大计算机组成原理—习题解答(第七章).pdfVIP

计算机组成原理第七章题解 Copyright ©2012 Computer Organization Group. All rights reserved. 第七章7.1  7.1 请分析CPU内部采用分散互连结构和单总线以及多总线结构的优 缺点。  答：  分散互连结构是在需要进行数据传输的部件间设置专用通路。该结构 的优势是部件间不存在传输通路的竞争问题，所以指令执行速度快。  单总线结构是将各部件都连接在单一的总线上。其优势是CPU结构紧 凑，但由于部件间争用总线造成指令执行速度慢。  双总线结构是在单总线结构的基础上增加了一条总线，使得ALU的两 个输入可以分别来自两条线总线。双总线结构相对于单总线结构来说 ，通过增加一条总线来分担数据传输流量，使得指令执行速度得以提 高。  三总线结构是在双总线结构的基础上再增加一条总线，使得ALU的两 个输入可以分别来自两条线总线，且ALU的输出连接到第三条总线上 。总之，多总线结构通过增加硬件开销，换取指令执行速度。 Copyright ©2012 Computer Organization Group. All rights reserved. 第七章7.2 7.2、设数据总线上接有A,B,C,D四个寄存器，要求选用合适的74系 列芯片，完成下列逻辑设计： （1）设计一个电路，在同一时间实现D→A,D→B和D→C寄存器 间的传送； （2）设计一个电路，实现下列操作： T0时间完成D→总线； T1时间完成总线→A ； T2时间完成A→总线； T3时间完成总线→B。 Copyright ©2012 Computer Organization Group. All rights reserved. 第七章7.2 解： （1）采用三态输出的D型寄存器74LS374做A 、B、C、 D四个寄存器，其输出可直接挂总线。A 、B、C三个寄存器 的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉 冲间的时间配合关系为： -OE： CP： 令：BUS→A=BUS→B=BUS→C=CP； D→BUS= -OE； 当CP前沿到来时，将D→A 、B、C。 Copyright ©2012 Computer Organization Group. All rights reserved. 第七章7.2 现以8位总线为例，设计此电路，如下图示： 数据总线 D7 D0 A→BUS1Q 8Q 1Q 8Q 1Q 8Q 1Q 8Q B→BUS C→BUS D→BUS OE 374 OE 374 OE 374 OE 374 1D A 8D 1D B 8D 1D C 8D 1D D 8D BUS→A BUS→B BUS→C BUS→D Copyright ©2012 Computer Organization Group. All rights reserved. 第七章7.2 （2 ）寄存器设置同（1），由于本题中发送、接收不在同一 节拍，因此总线需设锁存器缓冲，锁存器采用74LS373