在系统可编程技术.PPTVIP

　Chapter 2 Synario Usage 　　　ISP Synario System设计套件是基于Synario软件的可编程逻辑器件开发系统，它能够支持Lattice ispLSI器件，PLSI器件，ispGAL器件，ispGDS器件以及全系列GAL器件的设计，编译和逻辑模拟． 　　　ISP Synario System中包含了原理图输入，ABEL硬件描述语言( HDL )输入，功能模拟器和波形显示器．　在混合式设计输入模式下允许在同一器件的设计中同时采用原理图，高级语言，真值表和状态图方式，使设计灵活简便． 　　启动　 　　主菜单 　　创建工程 　　创建项目 　　增加原理图源文件 　　输入文件名 　　选择逻辑门 　　选择触发器 　　选择缓冲器 　　连线 　　命名连线 　　标注IO属性 　　定义器件属性 　　建立元件符号 　　存盘退出 　　编辑文件 　　设定参数 　　完成 　　建立测试向量 　　输入文件名 　　测试向量 　　编译原理图 　　编译测试向量 　　观察输出波形 　　添加波形 　　波形显示 　　适配到器件 　　查看报告 　　保存工程 　　创建新工程 　　输入文件名 　　调用宏单元 　　建立逻辑符号 　　生成符号 　　添加连线和I/O标记 　　完成原理图 　　建立ABEL源文件 　　输入文件名 　　输入源程序 　　编译ABEL HDL 　　建立测试向量文件 　　输入文件名 　　输入测试向量文件 　　编译测试向量 　　输出波形 　　适配到器件 　　查看报告 混合输入方式 　　新建一个工程ylt2.syn，添加项目名称ylt2 project，选择器件（同原理图输入法），如左图所示 混合输入方式 选主菜单Sourse＿New，弹出对话框，选Schematic＿OK确认，选择路径，输入文件名ylt2.sch 混合输入方式 　　进入原理图编辑器，选择元件库＿Local＿ylt（前面自行建立的宏元件符号），拖动鼠标放置元件 混合输入方式 　　菜单中选择Add＿New Block Symbol，弹出对话框，输入模块名，输入信号名和输出信号名（信号名多于两个时，中间必须以“，”隔开），选择Run，产生元件符号 混合输入方式 　　元件符号被存入元件库中，同时粘在光标上．拖动鼠标把这个符号放在ylt符号的左边 混合输入方式 　　按照原理图添加连线、连线名以及I/O标记 混合输入方式 　　完成顶层原理图的输入，然后存盘退出 混合输入方式 　选择abeltop文件＿New＿ABEL－ HDL Module＿OK确认 混合输入方式 在弹出对话框中输入模块名、文件名和模块的标题（模块名必须与符号名一致） 混合输入方式 　　进入编辑状态后，输入ABEL源程序，完成后存盘退出 混合输入方式 选择abeltop源文件，双击Reduce Logic过程，编译通过后，处理过程左边出现“?”符号 混合输入方式 　　选择ylt文件，主菜单中选择New＿ABEL Test Vectors＿OK确认 混合输入方式 　输入测试向量文件名ylt.abv，点击OK确认 混合输入方式 　　输入测试向量文件，然后存盘退出 * 启动ISP 在开始菜单中选程序＿ISP Synario System ＿ISP Synario ，或在桌面上直接双击图标ISP Synario ，进入主菜单 启动ISP 　　主菜单的状态（在没有工程时） 创建新工程 1)选主菜单File＿New Project，弹出对话框 2)选择路径，输入项目名称ylt.syn，按OK确定如左图所示 创建新工程 1) 鼠标双击Untitle，弹出对话框，输入项目名ylt project，按OK确认 2) 双击Virtual Device，选择ISP Synario System＿ispLSI 1016-60PLCC44，选OK＿Yes确认所作的变化 原理图输入 选主菜单Sourse＿New，弹出对话框，选Schematic＿OK确认 原理图输入 弹出对话框，选择相应路径，输入文件名ylt.sch，单击确定 原理图输入 选择元件库对话框＿GATES.LIB,选定逻辑与门和逻辑或门，拖到适当位置单击鼠标左键放置元件 原理图输入 选元件库对话框＿REGS.LIB,选定一个g＿d寄存器，拖到适当位置单击鼠标左键放置元件 原理图输入 同理选择IOPADS.LIB＿G＿OUT PUT符号，拖到适当位置单击鼠标左键放置元件 原理图输入 　　选择画线工具，单击与门的输出引脚，开始画引线（可以单击鼠标使引线转折），连接到或门的输入引脚，重复上述操作，连接所有引线 原理图输入 　　选择网络名，在状态栏中输入连线名A并按Enter键，移动鼠标（粘有连线名）到逻辑门附近，在引线末端按左键并向左拖动，在放置连线名的同时，画出一