计算机组与成原理实验 2.6 存储器 赖晓铮 .ppt

计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （六）存储器 实验 实验内容： ● 设计一个8位字长的存储器通路，包括ROM和RAM两个地址相互独立的存储器 ，实现对ROM和RAM存储器的数据读写操作及数据成批导入ROM的操作。 实验目的： ● 了解静态随机存储器RAM和只读存储器ROM的工作特性及读写方法。 ● 掌握存储器与总线的连接及存储器地址空间映射的原理。 存储器 通路电路图 存储器及地址选择电路 A11 A10 A9 A8 A7 A6 …. A1 A0 0 0 0 0 0 0 …. 0 0 0 0 0 0 0 0 …. 0 1 …. …. …. …. …. …. 0 0 0 1 1 1 …. 1 0 0 0 0 1 1 1 …. 1 1 …. …. …. …. …. …. …. …. …. …. 1 1 1 1 1 0 …. 0 0 1 1 1 1 1 0 …. 0 1 …. …. …. …. …. …. 1 1 1 1 1 1 …. 1 0 1 1 1 1 1 1 …. 1 1 存储器地址空间范围 问题：ROM和RAM的地址空间范围是多少？ 最小512B (ROM)  最大128B (RAM)  实验步骤： 依照 “附录：ROM批量导入数据技巧”，加载project.asm文件编译的hex二进制文件到ROM芯片2764，并且查看ROM烧写的数据段是否正确。 启动仿真前，令 #ROM_OE = #RAM_OE = #RAM_WE = 1；启动仿真后，令 #SW_BUS = 0，手动拨码开关输入024H到地址总线ABUS_[0..11]（绿色数码管显示）。 令地址锁存信号ROM_CLK上升沿跳变“0?1”，将地址总线上的024H打入地址锁存器ROM_AR；令 #ROM_OE=0，使能ROM存储器2764输出，在数据总线DBUS_[0..7]（红色数码管显示）上查看存储单元[024H]读出的内容。 实验步骤： 4） 手动拨码开关，向地址锁存器RAM_AR打入地址F80H；令 #RAM_WE = 0，使能RAM存储器6116输入，把存储单元[024H]的内容写入存储单元[F80H]。 5） 令 #ROM_OE = 1（禁止ROM存储器2764输出）且 #RAM_OE = 0（允许RAM存储器6116输出），在数据总线DBUS_[0..7] 上观察存储单元[F80H]写入内容是否正确。 6） 按照上述操作，把ROM存储器单元[024H]、[028H]、[02CH]、[030H]的内容依次写入RAM存储器单元[F80H]、[F81H]、[F82H]、[F83H]，查看写入RAM数据是否正确。 思考题： ● 假设把project.asm文件中的某个ORG语句改为“ORG 0224H”，请问该ORG定义的数据段还能被访问到么？如果不能，是数据批量导入ROM出错么？请修改ROM的地址片选电路，保证“ORG 0224H”所定义的数据段能被访问到。 ● 为何ROM和RAM需要使用两个独立的3-8译码器？假设RAM的片选电路与ROM的片选电路共用一个3-8译码器，即ROM所在3-8译码器的最低2个端口给ROM使用，最高1个端口给RAM 使用。请给出ROM和RAM的地址空间范围。 ● 假设RAM的地址空间范围改为800H~8FFH，请问存储器地址片选电路如何修改？