秒表电路设计.docVIP

目 录 目 录 1 1 设计目的 2 1.1 设计题目 2 1.2 任务要求 2 2.2 单元电路设计 3 2.2.1 555定时器构成振荡模块 3 2.2.2 译码显示电路 5 2.2.3 8421BCD码计数器 6 2.2.4控制电路设计 8 3 进行电路仿真 10 3.1 proteus简介 10 3.2 使用Proteus进行仿真 11 3.2.1 电路图设计 11 4 电路焊接 14 5 元器件清单 16 6 心得体会 17 7 参考文献 18 1 设计目的 通过电路设计培养电子电路的基础知识和设计能力；掌握查阅资料的基本方法；熟悉常用的电子器件；熟悉电子设计常用软件的使用。 1.1 设计题目 秒表电路设计 1.2 任务要求 ① 设计一个数字秒表。要求用四位数码管显示时间，格式为00：00s。 ② 具有清零、启动计时、暂停及继续计数等控制功能； 秒表设置2个开关输入（清零开关1个和计时开关1个）。 ③确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 2 设计部分 2.1 总体框图设计 电子秒表，按功能可以分成四个单元电路进行分析，由时钟脉冲发生器、计算器、译码器和数码管组成。其总体方框图如图所示。 2.2 单元电路设计 2.2.1 555定时器构成振荡模块 555定时器是一种数字、模拟混合型的中规模多用途的集成电路，可由TTL电路或CMOS电路构成，它是一种产生时间延迟和多种脉冲信号的控制电路。图2.2.1是其外引脚排列图。 Vcc 放电端 阈值端 控制端 GND 触发端 输出端 复位端 图2.2.1 555定时器外引脚排列 图2.2.2 555构成的多谐振荡器 图2.2.2，是由NE555构成的多谐振振荡器。接通电源后，电容C被充电，Vc上升，当Vc上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时V0为低电平，电容C通过R2和T放电，使Vc下降，当下降至1/3Vcc时，触发器又被置位，V0翻转为高电平。电容器C的放电时间为： t=R2C2ln2≈0.7R2C2 当C放电结束时，T截止，Vcc将通过R1和R2、R4向电容器充电，Vc由1/3Vcc上升到2/3Vcc所需时间为： t=（R1+R2）C2ln2≈0.7（R1+R2）C2 当Vc上升到2/3Vcc时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为： f=1/t1+t2≈1.43/(R1+R2)C2 在这里我们选择R1=500，C=2.2uf，只要调节R2 为3K即可输出100HZ，达到要求。 2.2.2 译码显示电路 译码电路的功能是将“ 10毫秒”、“秒”计数器的输出代码进行翻译，变成相应得数字。用于驱动LED七段数码管得译码管常用的有74LS48. 74LS48是BCD-7段译码器／驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。由. 74LS48和LED七段共阴极数码管组成的一位数码显示电路所示：若将计数器的每位输出分别送到相应七段译码器得输入端，便可进行不同数字得显示。在译码器输出与数码管之间串联。 74LS48七段显示译码器逻辑符号如图2.2.2所示，功能表如表2.2.3所示。图2.2.4是用74LS48构成的译码显示电路。 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。 74ls48引脚图图 2.2.2 74LS48外管脚图 表2.2.3 74LS48功能表 图2.2.4译码显示实际电路 2.2.3 8421BCD码计数器 计数器选用中规模集成电路74LS192和74LS90进行设计。74LS192是十进制可编程同步加/减计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加/减计数功能。图2.8是74LS192外引线排列图，图2.9是其功能表。图中、分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。是异步并行置数控制端（低电平有效），、分别是进位、借位输出端（低电平有效），CR是异步清除端，Q3至Q0是输出端。 Vcc D0 CR