本科可编程逻辑器件原理开发应用_第3章.pdf

第3章 Altera可编程逻辑器件 第3章 Altera可编程逻辑器件 3.1 综述 3.2 MAX7000系列器件 3.3 FLEX10K系列器件 3.4 APEX20K系列器件 第3章 Altera可编程逻辑器件 3.1 综 述 3.1.1 Altera 器件性能特点 Altera 公司成立10余年来,一直致力于高密度可编 程逻辑器件的研发与生产,成为业界的佼佼者。Altera 的 CPLD器件具有良好的性能、极高的密度和非常大的灵 活性,它通过高集成度、多I/O容量及最快的速度为用户 的各种需求提供有效的解决方案,极大地满足了对“在 单可编程芯片系统” （Systemona Programmable Chip） 日益增长的需求。图3.1表示了Altera器件与CMOS器件 的关系。 第3章 Altera可编程逻辑器件 CMOS 逻辑 标准逻辑 编程逻辑 ASICs ASSPs 其它标准逻辑 简单PLD FPGAs CPLDs 门阵列 标准 全定制 单元 MAX APEX MAX 9000 FLEX/ACEX APEX 20K MAX 7000 FLEX 10K MAX 5000 ACEX 1K MAX 3000 FLEX 8000 Classic FLEX 6000 图3.1 Altera器件与CMOS器件的关系 第3章 Altera可编程逻辑器件 Altera可编程器件除了具有PLD 的一般特点外,还具 有改进的结构、先进的处理技术、现代化的开发工具 以及多种Mega功能选用等优点。 1.高性能 Altera器件采用先进的CMOS技术,具有非常低的功 耗和相当高的速度;采用连续式互连结构,在整个芯片内 提供快速、连续的信号延时;诸如对芯片内部电路的专 业化改进也增强了系统性能。 第3章 Altera可编程逻辑器件 2.高密度逻辑集成 为缩小印制板的尺寸和成本,设计人员总是寻求尽 可能高的集成度,试图通过把更多的逻辑集成到更少的 器件中来降低成本。此外,对现有的设计也经常进行二 次开发。高逻辑集成度的CPLD为上述要求提供了很好 的解决方案。Altera器件密度从300 门到100万门,能够集 成现有的各种逻辑器件,包括小规模及大规模标准逻辑 器件、PLD 、FPGA或ASIC器件。 第3章 Altera可编程逻辑器件 3. 较短的开发周期 Altera 的快速、直观、易于使用的Quartus和 MAX+PLUS Ⅱ软件能够极大地缩短开发周期。使用 Quartus或MAX+PLUS Ⅱ软件设计项目、处理、检验以 及对器件编程一共只需几小时。图3.2展示了在 MAX+PLUS Ⅱ环境下的一个典型的PLD开发周期图。 图3.2 中标出了设计1万门逻辑所用的典型时间。 第3章 Altera可编程逻辑器件 设计 设计 设计 设计