p阱CMOS设计.ppt

组别：第四组 任务： MOS管的器件特性参数设计计算； p阱CMOS芯片制作工艺流程，及每步对应的剖面图； 分析光刻工艺，画出整套光刻版示意图； 薄膜加工工艺参数计算； p阱CMOS芯片制作工艺的实施方案。 n沟多晶硅栅MOSFET： 阈值电压VTn=0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥2mS, 截止频率fmax≥3GHz（迁移率μn=600cm2/V?s） p沟多晶硅栅MOSFET： 阈值电压VTp= -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS=≥25V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率μp=220cm2/V?s） 分析器件的预期特性要求 计算器件的特性参数 确定器件的工艺流程 设计器件的工艺参数 对器件的结构参数进行验证 给出p阱CMOS芯片的工艺实施方案 思路：由器件的电特性分析计算出器件的结构参数 nMOS结构参数设计： 漏极饱和电流ID 漏源饱和电压VD 截止频率fmax≥3GHz 漏极饱和电流 IDsat ≥1m 漏源饱和电压VDsat ≤3V 跨导gm≥0.5mS 截止频率fmax≥1GHz NMOS：栅长 L=2.0μm PMOS：栅长 L=2.0μm 栅宽 W=30μm 栅宽 W=60μm 1.衬底制备 为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。这是P阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。 是该款P阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。去胶等诸工序。阱区光刻的工艺要求是刻出P阱区注入参杂，完成P型阱区注入的窗口 是该P阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。P阱注入工艺环节的工艺要求是形成P阱区。 LPCVD制备氮化硅介质 Si3N4 第三次氧化，生长场区氧化层。剥离Si3N4层及SiO2缓冲层后如下图 形成CMOS管的源区和漏区 光刻胶 PSG PSG PSG PSG 掩膜1，刻P阱掩膜版 有源区光刻版 1.SiO2掩蔽膜 垫氧化层厚度 氮化硅薄膜淀积 掩膜5，N+区光刻 p-well P+ P+ N-Sub 掩膜6，光刻接触孔 p-well P+ P+ N+ N+ N-Sub 掩膜7，光刻铝线 p-well N+ N+ P+ P+ N-Sub 掩膜8，刻钝化孔 p-well N+ N+ P+ P+ N-Sub 薄膜加工工艺 工艺选取：干-湿-干法 场氧化层厚度 栅氧化层厚度 题目： P阱CMOS芯片制作工艺设计 特性指标要求： 设计步骤： 器件的结构参数设计 漏极饱和电流 IDsat ≥1mA 漏源饱和电压VDsat ≤3V 跨导gm≥2mS 跨导gm 截止频率fmax pMOS结构参数设计： L=2μm W=60μm 考虑到Un大约等于Up 的二倍，因此将PMOS的 宽长比取为NMOS宽长 比的二倍 结构参数设计结果 栅氧化层tox 沟道栅长L的验证 工艺流程 N-Si 2.初始氧化 N-Sub SiO2 3.p阱光刻 N-Sub SiO2 4.p阱注入 p-well N-Sub SiO2 5.去除氧化膜 p-well N-Sub 6.热生长SiO2缓冲层 p-well N-Sub 7.氮化膜生长 p-well N-Sub 8.有源区光刻：即第二次光刻 p-well N-Sub 9.场区氧化 p-well N-Sub 10.生长栅极氧化膜 p-well N-Sub 场氧 11.淀积多晶硅 p-well 多晶硅 N-Sub 场氧 12.光刻多晶硅膜及栅氧化膜 p-well N-Sub 13.注入掺杂P沟MOS管区域 p-well 光刻胶 N-Sub B+ 14.去胶 p-well P+ P+ N-Sub 15.注入掺杂N沟MOS管区域 p-well P+ P+ N-Sub P+ 16.去胶 p-well N+ N+ P+ P+ N-Sub 17.生长磷硅玻璃PSG p-well N+ N+ P+ P+ N-Sub 18.光刻接触孔 p-well N+ N+ P+ P