网站大量收购独家精品文档,联系QQ:2885784924

可靠性修改稿4.ppt

  1. 1、本文档共129页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
可靠性修改稿4

* 图中,宽度逐步变化的条形阵列用于监测光刻分辨率; 间距和交迭逐步变化的正方形图形链用于监测光刻中图形腐蚀控制的程度; § 6.2.5 金属台阶复盖电阻测试结构 IC器件氧化层台阶处,特别是欧姆接触窗口处存在比较大的台阶,由于蒸发或光刻工艺的问题,往往容易在该处造成连铝、断铝现象,或在台阶斜坡处铝膜较薄和存在缺陷,使成品率和可靠性下降; * 扩散条上金属台阶复盖电阻 测试结构 式中,n 为扩散条或电极孔的个数(即台阶对数)R0为无台阶时的铝条电阻;R 为有台阶时的铝条电阻。 平均每一对台阶引起的金属条电阻值的改变量称为段差,记作 * 引线孔上金属台阶复盖电阻测试结构 * 可以预计,VLSI的失效率降低至10FIT数量级以后,已无法通过传统的可靠性试验方法确定失效率的具体数值,当然更不可能定量确定失效率与有关工艺参数的相关关系,这时 (1) 工艺可靠性的考虑出发点由失效率改为根据失效机理,确定影响可靠性的关键工序和关键工艺参数; (2) 关键工艺参数确定其控制容差范围的根据将是工序能力而不是失效率; (3) 改进IC可靠性的途径:不断缩小工艺参数的容差范围并消除工艺参数的漂移。 * §6.2.2 工艺参数监测技术 一 概述 1,工艺参数监测技术的类型 (1)原位测量(in situation measurement) (2)在线测量(in-line measurement) (3)芯片工艺结束后的测试(end-of-test) (4)离线测试和分析(off-line test and analysis) * 2,微电子测试图技术 (1)微电子测试图技术的含义 专门设计的微电子测试结构与电路管芯经历相同的工艺过程,通过这些图形进行简单的电学测量或直接用显微镜观察,即可提取有关生产工艺参数和单元器件或电路的电参数,如材料的电阻率、扩散层的薄层电阻、接触电阻、光刻套准精度、腐蚀质量和参数均匀性等等。 * (2)微电子测试图技术的特点 ⅰ 测试结果准确; ⅱ 适用范围广,可以测量常规方法难以获得的一些工艺参数; ⅲ 不但能准确得到各参数的真实数值,而且能得到该参数在晶片上及不同晶片间的统计分布情况; ⅳ 占用面积不大,一般在片子的每个象限中分布几个测试图形;测试图形可以由一组用于工艺控制和可靠性分析的测试结构组成,也可以由改变了电路金属化连线的测试图形组成; ⅴ 测试方法简单; * 目前,微电子测试图形除广泛用于工艺参数采集、表征工艺参数的起伏和随机缺陷情况以外,在IC设计规则的确定、器件和单元电路特性参数的测试、单一失效机理可靠性特征参数的提取等方面都得到广泛的使用。 * (1) 对于厚度为w,表面无空洞的任意形状半导体薄层材料,其周围随意设置 A、B、C、D 四个欧姆接触电极触点如图所示。当电流从A点流入,B点流出,测得C点和D点之间的电位差为 (VD – VC),定义RAB,CD之值为 任意形状的四触点薄层示意图 §6.2.2 方块电阻测试中的微电子测试图技术 一 范德堡公式 * (2) (3) 这里,f 是修正因子,是RAB,CD/RBC,DA的函数 若使电流改由B点流入,C点流出,测得D、A两之间的电位差为(VA–VD),同样定义RBC,DA为 范德堡推得该半导体材料电阻率与上述两个电阻间的关系为: * 修 正 系 数 f (4) 如果,RAB,CD = RBC,DA, 则 f = 1; 由(3)式可得 (5) 相应的薄层电阻RS为 * 二 范德堡测试图形 范德堡图形 测量内基区电阻的测试图形 图中,正十字的中心部分是测试其方块电阻的有效区域;由中心伸出的四条边称为引出臂。 * 偏移方形十字结构 大正十字形结构 * 小正十字形结构 平面四探针测试结构 * 常用的方块电阻测试结构 1 外延层和外延沟道层方块 测试方块电阻所用的“十”字形状图形是通过隔离扩散在外 延层上形成的;在图(a)的基础上,在其“十”字图形中央处加 一个基区掺杂图形就构成了外延沟道方块电阻测试结构。 用于外延层的测试结构 (a)外延层方块电阻测试结构;(b)外延沟道层方块电阻测试结构 * 2,埋层方块电阻测试结构

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档