基于EDA与VHDL语言8位数字频率计课程设计报告.docVIP

湖南人文科技学院 课程设计报告 课程名称： VHDL语言与EDA课程设计 设计题目： 数字频率计的设计 系 别： 物理与电子信息系 专 业： 电子信息工程 班 级： 11级电信三班 学生姓名: 唐 凯 李海标 学 号: 起止日期: 2014年6月3日 ~ 2014年6月13日 指导教师: 姚 毅 成继中 教研室主任： 候周国 摘 要 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。本设计用VHDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。 关键字：FPGA芯片、VHDL语言、数字频率计、数字频率计原理图、Max+plusII软件、EDA技术 目 录 1、方案论证与对比 1 2、技术性能指标 1 3、频率计的设计原理 2 3.1、频率计测量频率的设计原理 2 3.1.1、频率计测量频率的原理 2 3.1.2、频率计测量频率的原理图 2 3.2、频率计测量周期的原理 2 3.2.1、频率计测量周期的原理 2 3.2.2、频率计测量周期的原理图 3 4、频率计测量频率的层次化设计方案 3 4.1、8位十进制计数器模块 3 4.1.1、十进制计数器元件的设计 4 4.1.2、8位十进制计数器的顶层设计 5 4.2、控制模块设计 6 5、频率计测量频率的顶层设计和仿真 10 6、总结与致谢 11 6.1、总结 11 6.2、致谢 11 附录、管脚配置 12 参考文献 12 数字频率计的设计 数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短在达到不同的测量精度；间接测频法适用于低频信号的频率测量。? 本设计中使用的就是直接测频法，即用计数器在计算1s内输入信号周期的个数。本频率计设计测量频率的基本原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。 根据数字频率计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能，即整个数字频率计系统分为分频模块、控制模块、计数模块、译码模块和量程自动切换模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。 2、技术性能指标 1）能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率； 2）能直接用十进制数字显示测得的频率； 3）频率测量范围：1HZ~10MHZ； 4）输入信号幅度范围为0.5~5V，要求一起自动适应； 5）测量时间：T=1.5s； 6）用CPLD/FPGA可编程逻辑器件实现； 3、频率计的设计原理 3.1、频率计测量频率的设计原理 3.1.1、频率计测量频率的原理 频率计测量频率需要设计整形电路使被测周期性信号整形成脉冲，然后设计计数器对整形后的脉冲在单位时间内重复变化的次数进行计数，计数器计出的数字经锁存器锁存后送往译码驱动显示电路用数码管将数字显示出来，需要设计控制电路产生允许计数的门闸信号、计数器的清零信号和锁存器的锁存信号使电路正常工作，再设计一个量程自动转换电路使测量范围更广。 3.1.2、频率计测量频率的原理图