第06章 时序逻辑电路5.pptVIP

6.5 寄存器和移位寄存器 6.5.1 寄存器—74LS175 6.5.1 多位寄存器—74LS175 6.5.2 移位寄存器 图7.2.3 时序图 2. 双向移位寄存器 6.5.3 集成移位寄存器---74194 表7.2.4 74194功能表 6.5.4 应 用 6.5.4 应 用 绘出波形图如下： * 6.5.1 寄存器 6.5.2 移位寄存器 6.5.3 集成移位寄存器74194 移位寄存器的工作原理 双向移位寄存器 寄存器是用来存储二进制代码的电路。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，要存储 n 位二进制代码，就需要用 n 个触发器，所以寄存器实际上是若干触发器的集合。 保 持 × × × × H H 1D 2D 3D 4D 4D 3D 2D 1D H L L L L × × × × × L 1Q 2Q 3Q 4Q 4D 3D 2D 1D CP RD 输 出 输 入 保 持 × × × × L H 表7.2.1 74LS175的功能表 把若干个触发器串接起来，就可以构成一个移位寄存器。 图7.2.2 串行数据输入端 串行数据输出端 并行数据输出端 1. 单向移位寄存器（串入/串出、并出、右移） 6.5.2 移位寄存器 D2=Q1 D1=Q0 D3=Q2 D0=DI Q0n+1=D Q1n+1 =Q0 Q2n+1 =Q1 Q3n+1 =Q2 Qn+1=D D触发器的特性方程 驱动方程： 次态方程： 工作原理： 设 DI = Q0Q1Q2Q3 = 1011 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 4个CP后，输入端的数据“1011”，串行送入寄存器，并行输出；再经过4个CP，串行输出（数码移出寄存器）。 FF0 FF1 FF2 FF3 CR=0 1CP 后 1 2CP 后 1 3CP 后 0 4CP 后 1 1011 D3 D2 D1 D0 D3 D3 D3 D3 1 2 3 4 5 6 7 8 9 D2 D2 D1 D2 D1 D0 D2 D1 D0 D1 D0 D0 再经过4个CP后，从DI 端串行输入的数据从DO 端串行输出。 串入?串出 从图中可看出：经过4个CP作用后，从DI 端串行输入的数据从Q0 Q1 Q2 Q3并行输出。 串入?并出 工作波形： S=1 S=0 右移 左移 还可实现串行输入/串行输出、串行输入/并行输出。 4个并行输入端 2个控制端 并行输入 1 1 左 移 0 1 右 移 1 0 保 持 0 0 S0 S1 功 能 控 制 信 号 4个并行输出端 × × × × × × × L L H 8 L × × × × L × H L H 7 H × × × × H × H L H 6 L × × × × × L L H H 5 并入并出 H × × × × × H L H H 4 A B C D A B C D × × H H H 3 保持 × × × × H(L) × × × × H 2 L L L L × × × × × × × × × L 1 A B C D 右移DSR 左移DSL S0 S1 QA QB QC QD 并行输入 时钟脉冲CP 串行输入 控制信号 输 出 输 入 清零 RD 序号 说 明 异步清0 左移1 左移0 右移0 右移1 保持 例1 远距离数据传送 例2 完成算术运算 移位寄存器 发射 接收 移位寄存器 CP CP D0 ------ D7 D0 ------ D7 左移一位，0010 ?0100，相当于×2; 左移两位 ?1000，相当于×4 ; 同理，右移一位相当于÷2…… 用左移、右移实现×2，÷2运算。 如 (0010) 2 = 210 例3 时序脉冲产生器。电路如图所示。画出 Q0--Q3波形，分析逻辑功能。 启动 解： 开始启动，信号为0，∴S1=1 此时S0=1，则194工作在“并入并出”状态，Q0-Q3=0111 启动信号撤除后为1，所以S1S0=01，则194工作在“右移”状态。DSR=Q3，故循环移位。因为Q0-Q3总有一个为0， ∴ S1一直为0，不断右移。