随机存储器-Read.PPTVIP

第三章 存储系统 3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache存储器 3.6 虚拟存储器 3.7 存储保护 3.1 存储器概述 什么是存储器？ 存储器分类 按存储介质：半导体存储器、磁表面存储器 按存取方式：随机存储器、顺序存储器 按读写功能：只读存储器（ROM）、随机读写存储器（RAM） 按信息可保存性：非永久性记忆的存储器、永久性记忆的存储器 按计算机中的作用：主存储器、辅助存储器、高速缓冲存储器、控制存储器 3.1 存储器概述 存储器的分级结构 3.1 存储器概述 主存储器的技术指标 字存储单元：存储一个机器字的存储单元。 字地址：字存储单元的地址。 字节存储单元：存储8位（即一个字节）的存储单元。 字节地址：字节存储单元的地址。 按字寻址：根据字地址确定一个字的存储位置。 按字节寻址：按字节地址确定字节的存储位置。 一个字，通常包含多个字节。 存储容量：存储单元的总数。 单位：B、KB、MB、GB、TB、PB、EB、ZB、YB 存取时间：存储器按地址缓冲寄存器的地址，将数据读入到数据缓冲寄存器或将数据缓冲寄存器写入存储体的时间。 存储周期：连续两个读(或写)操作的最小间隔时间。 存储器带宽：单位时间里向存储器写入或从存储器读出的数据量。 单位：位/秒、字节/秒 3.2 随机读写存储器 SRAM（Static Random-Access Memory） 基本存储元 存储一位二进制代码； 6个MOS（Metal Oxide Semiconductor）管； T1和T2管是工作管，实现两个反向器，且交叉耦合，构成一个触发器； T3和T4管是两个负载管，用作反向器的负载； T5和T6管是开关管，导通时输出代码。 3.2 随机读写存储器 SRAM存储器的组成 存储体 存储单元的阵列。 每个存储单元包含1个或多个存储元。 若包含多个存储元，这些存储元一块被选中或不被选中！ 容量表示：M ×N位 例：4096 × 1位、 16K × 4位。 地址移码电路 输入来自CPU的地址寄存器， 输出送存储体。 3.2 随机读写存储器 单译码结构 也称字结构。 地址移码器只有一个，存储单元线性排列！ n位地址输入，2^n个输出线中只有一根为高电平。 4K字存储单元，就需要4096根输出线。 双译码结构 有X地址移码器和Y地址移码器； 地址分两部分，分别送两个移码器。 存储单元按矩阵排列！ 4K字存储器，若X、Y移码器输入各6根，移码器输出均为64根。 4096 2 ×64 单移码适合小容量存储器，双移码适合大容量存储器。 3.2 随机读写存储器 驱动电路 在双移码结构中，若X、Y移码器的输入分别为m和n位，则X移码器的每根输出有2^n个负载！ Y移码器的输出只有一个负载。 ∴ 只有X方向有驱动电路。 I/O电路 位于被选中的存储单元和 数据总线之间。 片选与读/写控制电路 输出驱动电路 3.2 随机读写存储器 SRAM存储芯片的实例 3.2 随机读写存储器 存储器与CPU的连接 步骤： CPU先给出地址信号； 再发出读/写控制信号； 最后，通过数据总线，传送数据。 存储容量扩展 位扩展 目的：加大字长。 多个RAM芯片使用相同的地址信号、控制信号，数据线并联使用！ 例：8192×1位芯片，组成8K×8位存储器时，需要8片。 3.2 随机读写存储器 位扩展法组成8K×8位存储器 3.2 随机读写存储器 存储容量扩展 字扩展 目的：加大字数。 CPU地址位数 芯片的地址输入位数 取一部分CPU地址，送各芯片的地址线；另一部分CPU地址，经移码器产生一组片选信号，各芯片的片选端选用其中一个片选信号。 各芯片使用相同的数据线、控制线。 例：16K×8位，扩展成64K×8位的存储器，需要4片。 3.2 随机读写存储器 用4片16K×8位RAM，扩展成64K×8位存储器 3.2 随机读写存储器 存储容量扩展 字位同时扩展 若芯片容量为 l×k 位，存储器容量是 M×N 位， 则需要（M/l）×（N/k）个存储芯片， 既扩展字长，也扩展字数。 存储器的读、写周期 数据总线上的地址、控制、数据信号的时间关系很要紧！ 这三种信号怎样配合，才能完成读或写操作呢？ 读周期：从给出地址和控制信号，到存储器将数据送至总线的过程。 写周期：从给出地址、控制和数据信号，到数据写入存储器的过程。 对于一种芯片，其读、写周期是规定好的。 3.2 随机读写存储器 2114的读、写周期 3.2 随机读写存储器 例：下图是SRAM的写入时序。请指出时序错误，并改正。 3.2 随机读写存储器 DRAM（Dynamic RAM）存储器 在6管存储元中，T1和T2的栅极存储二进制代码。∵负载管T3和T