分析朱方园毕业设计中期报告.doc

　　分析朱方园毕业设计中期报告 分析朱方园毕业设计中期报告 导读：朱方园毕业设计中期报告系统采用FPGA为核心，采用等精度测量的方法测量待测信号的频率。等精度测量法是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。克服了待测量信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测量信号的频率无关。最大误差为正负一个标准频率周期。其频率测量范 信通 学院毕业设计(论文)中期报告 一、设计思想 频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。常用的频率测量方法有两种：频率测量法和周期测量法。 频率测量法是在时间t内对被测信号的脉冲数N进行计数，然后求出单位时间内的脉冲数，即为被测信号的频率。周期测量法是先测量出被测信号的周期T，然后根据频率f=1／T求出被测信号的频率。 但是上述两种方法都会产生±1个被测脉冲的误差，在实际应用中有一定的局限性。根据测量原理，很容易发现频率测量法适合于高频信号测量，周期测量法适合于低频信号测量，但二者都不能兼顾高低频率同样精度的测量要求。 考虑到上述测量方法的局限性，以降低测量误差为出发点，本系统采用 FPGA 为核心，采用等精度测量的方法测量待测信号的频率。等精度测量法是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。克服了待测量信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测量信号的频率无关。最大误差为正负一个标准频率周期。其频率测量范围可从 0.1Hz 到 10MHz 变化,波形为方波或者正弦波。对脉宽的测量，与频率的测量类似，以脉冲波高电平作为 FPGA 计数器的使能信号，记录期间标准信号的个数，就可得出信号的脉宽。 整个系统主要由前级的信号整形，FPGA 等精度测量和单片机的控制显示模块组成。前级信号饱和放大后整形为方波。采用 FPGA 的计数功能，测量出门控信号时间内待测 信号的周期数和标准信号的周期数，得出待测信号的频率。通过单片机来计算并显示出待测信号的频率、周期以及脉宽。根据本设计的原理思想得出：信号频率测量的精度不会随着待测信号的变化而变化，只与系统的标准信号及门控时间有关，实现了整个频带内等精度测量。 二、等精度测量原理 等精度测量的一个最大特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，刚好是被测信号的整数倍。在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。由于门控信号是被测信号的整数倍，就消除了对被测信号产生的±l周期误差，但是会产生对标准信号±1周期的误差。 等精度测量原理如图1所示。 图1等精度测量原理 从以上叙述的等精度的测量原理可以很容易得出如下结论：首先，被测信号频率fx的相对误差与被测信号的频率无关；其次，增大测量时间段“软件闸门”或提高“标频”f0，可以减小相对误差，提高测量精度；最后，由于一般提供标准频率f0的石英晶振稳定性很高，所以标准信号的相对误差很小，可忽略。假设标准信号的频率为100 MHz，只要实际闸门时间大于或等于1s，就可使测量的最大相对误差小于或等于10-8，即精度达到1／100 MHz。 三、等精度测频的实现 等精度测量 3 4 分析朱方园毕业设计中期报告 导读：朱方园毕业设计中期报告 的核心思想在于如何保证在实际测量门闸内被测信号为整数个周期，这就需要在设计中让实际测量门闸信号与被测信号建立一定的关系。基于这种思想，设计中以被测信号的上升沿作为开启门闸和关闭门闸的驱动信号，只有在被测信号的上升沿才将图1中预置的“软件闸门”的状态锁存，因此在“实际闸门”Tx内被测信号的个数就能保证整数个周期，这样就避免普通测量方法中被测信号的±1的误差，但会产生高频的标准频率信号的±l周期误差，由于标准频率f0的频率远高于被测信号，因此它产生的±1周期误差对测量精度的影响十分有限，特别是在中低频测量的时候，相较于传统的频率测量和周期测量方法，可以大大提高测量精度。 等精度测频的原理图如图2所示。图中，预置软件闸门信号GAte是由FPGA的定时模块产生，GATE的时间宽度对测频精度的影响较少，故可以在较大的范围内选择。这里选择预置闸门信号的长度为1s。图中的T1和T2是2个可控的32位高速计数器，T1_ENA和T2_ENA分别是其计数使能端，基准频率信号f0从T1_CLK输入，待测信号fx从T2的时钟输入端CONT2_CLK输入，并将fx接到D触发器的clk端。测量时，由FPGA的定时模块产生预置的GATE信号，在GATE为高电平，并且fx的上升沿时，启动2个计数器，分别对被测信号和基准信号计数，关闭计数闸门必须满足，GATE