以verilogHDL为重点的数字逻辑课程教学改革与实践.docVIP

以verilogHDL为重点的数字逻辑课程教学改革与实践 　　摘要：针对传统数字逻辑课程中的落后方法和陈旧内容，进行了以VerilogHDL和FPGA为重点的数字逻辑教学改革与实践，并探讨了实验驱动的教学新模式。不但使学生接触到最新的数字电路设计方法，而且使其掌握了一门有广泛应用前景的新技能。使学生在学完这门课程后，真正能做设计，做应用。 　　关键词：数字逻辑；VerilogHDL；FPGA；EDA；教学改革 　　中图分类号：TP302 文献标识码：A 文章编号：1009-3044（2016）35-0177-02 　　The teaching reform and practice of digital logic taking verilogHDL as the key points 　　ZHAO Tian-xiang， HE Jin-zhi 　　（Nanyang Institute of Technology， Nanyang 473000， China） 　　Abstract：Aiming at the backward methods and old content in the traditional digital logic course， the reform and practice of the digital logic teaching with VerilogHDL and FPGA as the key points are carried out， and the new teaching mode of the experiment drive is discussed. Not only make the students come into contact with the latest digital circuit design method， but also make it have a wide range of application prospects of the new skills. The students in the completion of this course， can really do the design， application. 　　Key words： Digital logic； VerilogHDL； FPGA； EDA； teaching reform 　　承担《数字逻辑》这门课两个学期了，我发现传统的教学内容已经不适合现在社会的发展，并对此进行了教学内容的改革。在传统的教学内容中，逻辑表达式、真值表和波形图等这些老旧的数字电路设计方法，是教学的重点。而CPLD、FPGA和VHDL、VerilogHDL等现代化的数字电路设计方法仅仅是一个简单的介绍。这样的数字逻辑课程学完后，学生仅仅是对数字电路的设计有所了解，至于设计是无从谈起的，现在用逻辑表达式、真值表和波形图等去设计一个数字电路简直是可笑的。于是，我决定把基于VerilogHDL和FPGA的现代化的设计方法作为教学的重点，这样使学生学完这门课程后，真正能做设计，做应用。 　　1 VerilogHDL简单易学 　　VerilogHDL是一种硬件描述语言，使用这种语言只需要把我们想设计的数字电路的功能或结构描述出来，然后由计算机辅助电路设计软件综合出实际可用的数字电路出来。完全不用像传统的设计方法那样，用逻辑表达式或真值表那样一个逻辑门一个逻辑门的去设计。传统的设计方法，费时费力，在门数比较少的时候还可以。但在现在动辄数亿门的集成电路设计中几乎是不可能的。使用计算机辅助电路设计软件进行数字电路设计是时代发展的必然。 　　使用计算机辅助电路设计?件进行数字电路设计就必须要用硬件描述语言，现在主流的硬件描述语言主要有两种，一种是VHDL，一种是VerilogHDL。VerilogHDL的风格非常接近计算机软件语言中的C语言，因此VerilogHDL比前者更容易被计算机专业的学生接受和理解。VerilogHDL和VHDL都是IEEE标准，功能和性能上没有太大的差异，在国内使用Verilog HDL的用户也比较多，因此我决定以VerilogHDL作为这门课的编程语言。VerilogHDL在语法，数据类型，控制语句等方面和C语言都有较多的相似性，学过C语言的计算机专业的学生很容易就可以理解和掌握这门语言。 　　VerilogHDL需要在计算机辅助电路设计软件中使用，现在这种软件已经非常成熟。我们使用的是Altera公司开发的Quartus II软件，Altera公司是世界第二大FPGA厂商，其产品在国内有广泛应用。FPGA是现场可编程逻辑阵列，可以通过编程变成我们想要的任意